TDA8029 Datasheet, PDF (38/58 Pages) NXP Semiconductors – Low power single card reader

Philips Semiconductors
Low power single card reader
Product specification
TDA8029
Table 58 Baud rate selection using values F and D; card clock frequency f_CLK = 3.58 MHz for PSC = 31 and
f_CLK = 4.92 MHz for PSC = 32 (example: in this table 31;12 means prescaler set to 31 and PDR set to 12)
F
D
0
1
2
3
4
5
6
9
10
11
12
13
1 31;12 31;12 31;18 31;24 31;36 31;48 31;60 32;16 32;24 32;32 32;48 32;64
9600 9600 6400 4800 3200 2400 1920 9600 6400 4800 3200 2400
2 31;6 31;6 31;9 31;12 31;18 31;24 31;30 32;8 32;12 32;16 32;24 32;32
19200 19200 12800 9600 6400 4800 3840 19200 12800 9600 6400 4800
3 31;3 31;3
−
31;6 31;9 31;12 31;15 32;4 32;6 32;8 32;12 32;16
38400 38400
19200 12800 9600 7680 38400 25600 19200 12800 9600
4
−
−
−
31;3
−
31;6
−
32;2 32;3 32;4 32;6 32;8
38 400
19 200
76800 51300 38400 25600 19200
5
−
−
−
−
−
31;3
−
32;1
−
32;2 32;3 32;4
38 400
153 600
76800 51300 38400
6
−
−
−
−
−
−
−
−
−
32;1
−
32;2
153600
76 800
8 31;1 31;1
−
31;2 31;3 31;4 31;5
−
32;2
−
32;4
−
115200 115200
57600 38400 28800 23040
76 800
38 400
9
−
−
−
−
−
−
31;3
−
−
−
−
−
38 400
8.10.3.3 Guard Time Register (GTR)
The guard time register is used for storing the number of guard ETUs given by the card during ATR. In transmission
mode, the UART will wait this number of ETUs before transmitting the character stored in register UTR.
Table 59 Guard time register, address 5h, read and write
BIT
7
Symbol
GT7
Reset value
0
6
5
4
3
2
1
0
GT6
GT5
GT4
GT3
GT2
GT1
GT0
0
0
0
0
0
0
0
Table 60 Description of register bits
BIT
7 to 0
SYMBOL
GT[7:0]
DESCRIPTION
Guard time value. When GT[7:0] = FFh:
• In protocol T = 1
– TDA8029HL/C1 operates at 11 ETU
– TDA8029HL/C2 operates at 10.8 ETU.
• In protocol T = 0.
– TDA8029HL/C1 operates at 12 ETU
– TDA8029HL/C2 operates at 11.8 ETU.
2003 Oct 30
38