PXB4360F Datasheet, PDF (3/66 Pages) Infineon Technologies AG – ICs for Communications

3;%  )
7DEOH RI &RQWHQWV
3DJH

1.1
1.2
1.3



4.1
4.2
4.3
4.4
4.4.1
4.4.2

5.1
5.2
5.3
5.4
5.5
5.6
5.6.1
5.7
5.7.1
5.7.2
5.7.3
5.7.4
5.7.5
5.7.6
5.7.7

6.1
6.2
6.2.1
6.3
6.4
6.5
6.6
2YHUYLHZ                                                         
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
6\VWHP ,QWHJUDWLRQ                                                
)XQFWLRQDO 2YHUYLHZ                                               
'DWD )ORZ DQG )XQFWLRQDO 'HVFULSWLRQ RI WKH &$0(                     
Programming of the Search and Search Result Pattern . . . . . . . . . . . . . . . . . . . . 20
Reading the Search Pattern for a Predefined LCI Value . . . . . . . . . . . . . . . . . . . 21
Configuration and Testing of the CAME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Search Operation for Cell Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Data Structure of Request Commands for 16-Bit Mode . . . . . . . . . . . . . . . . . . . . 23
Data Structure of the Request Commands for 32-Bit Mode . . . . . . . . . . . . . . . . . 25
5HJLVWHUV                                                        
Write Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Search Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Address Register (DLCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Search Result Data Register (SLCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Read Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Description of Status Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Testmode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Data Field of Testmode Register (Selection is MODE) . . . . . . . . . . . . . . . . . . . . 39
Data Field of Testmode Register (Selection is TMODE) . . . . . . . . . . . . . . . . . . . 41
Data Field of Testmode Register (Selection is TMUX) . . . . . . . . . . . . . . . . . . . . . 42
Data Field of Testmode Register (Selection is VER0) . . . . . . . . . . . . . . . . . . . . . 42
Data Field of Testmode Register (Selection is VER1) . . . . . . . . . . . . . . . . . . . . . 43
Data Field of Testmode Register (Selection is VER2) . . . . . . . . . . . . . . . . . . . . . 43
Data Field of Testmode Register (Selection is VER3) . . . . . . . . . . . . . . . . . . . . . 44
,QWHUIDFH 'HVFULSWLRQ                                              
Data Bus and Address Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Cascade Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Cascade Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Clock and Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Microprocessor and Control Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Reference for Internal Current Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Data Sheet
0-3
07.2000