AK8411 Datasheet, PDF (7/25 Pages) Asahi Kasei Microsystems – Single Channel Input, 16 Bit 5 MSPS Video ADC

ASAHI KASEI
rising edge of MCLK where the last TSMP = High condition is detected.
CISIN
[AK8411]
MCLK
TSMP
SHD
(Internal)
Data Level Sampling
R0B3~B2=
00b
Feed through Level Sampling
SHR
(Internal)
D1
D0
01b
10b
11b
D5 D3 D1 D15 D13 D11 D9 D7 D5 D3 D1 D15 D13 D11 D9 D7 D5 D3 D1 D15 D13
D4 D2 D0 D14 D12 D10 D8 D6 D4 D2 D0 D14 D12 D10 D8 D6 D4 D2 D0 D14 D12
Fig. 6 Sampling Timing and ADC Output
( in Single Edge, TSMP Sampling Mode )
When the data level sampling pulse mode is TSMP sampling, TSMP pulse is directly used as
internal SHD as is. SHD Pulse Width Setting Register becomes invalid in TSMP sampling
mode.
MS0457-E-00
7
2006/05