TLC320AD80 Datasheet, PDF (5/37 Pages) Texas Instruments – Audio Processor Subsystem

List of Illustrations
Figure
Title
Page
2–1 Philips I²S Protocol Serial PCM Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
2–2 Left-Justified Serial PCM Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
2–3 Right-Justified Serial PCM Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
2–4 Left-Justified DSP Serial PCM Data Format (Inverted BCLK) . . . . . . . . . . . . . . . . . 2–4
2–5 Serial Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–10
3–1 Serial Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–6
3–2 SPI Serial Control Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–6
4–1 De-Emphasis 75 µs Low-Pass Filter at 2.12 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1
4–2 Application Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2
List of Tables
Table
Title
Page
2–1 Serial Port Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
2–2 Control Register 00h Allowable Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
2–3 Master Clock (MCLK) Rates Supported For Various Sample Rates (LRCLK) . . . . 2–5
4–1 Digital Interface Capacitive Loading, T_A = 25°C,
AV_DD = DV_DD = 5 V + 5%, f_s = 48 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1
v