80960MC Datasheet, PDF (30/39 Pages) Intel Corporation – EMBEDDED 32-BIT MICROPROCESSOR WITH INTEGRATED FLOATING-POINT UNIT AND MEMORY MANAGEMENT UNIT

80960MC
3.2 Pinout
Table 8. 80960MC PGA Pinout — In Pin Order
Pin
Signal
Pin
Signal
Pin
Signal
A1
V_CC
C6
LAD₂₀
H1
W/R
A2
V_SS
C7
LAD₁₃
H2
BE₀
A3
LAD₁₉
C8
LAD₈
H3
LOCK
A4
LAD₁₇
C9
LAD₃
H12
N.C.
A5
LAD₁₆
C10
V_CC
H13
N.C.
A6
LAD₁₄
C11
V_SS
H14
N.C.
A7
LAD₁₁
C12
INT₃/INTA
J1
DT/R
A8
LAD₉
C13
INT₁
J2
BE₂
A9
LAD₇
C14
IAC/INT₀
J3
V_SS
A10
LAD₅
D1
ALE
J12
N.C.
A11
LAD₄
D2
ADS
J13
N.C.
A12
LAD₁
D3 HLDA/HOLDR J14
N.C.
A13
INT₂/INTR
D12
V_CC
K1
BE₃
A14
V_CC
D13
N.C.
K2
FAILURE
B1
LAD₂₃
D14
N.C.
K3
V_SS
B2
LAD₂₄
E1
LAD₂₈
K12
V_CC
B3
LAD₂₂
E2
LAD₂₆
K13
N.C.
B4
LAD₂₁
E3
LAD₂₇
K14
N.C.
B5
LAD₁₈
E12
N.C.
L1
DEN
B6
LAD₁₅
E13
V_SS
L2
N.C.
B7
LAD₁₂
E14
N.C.
L3
V_CC
B8
LAD₁₀
F1
LAD₂₉
L12
V_SS
B9
LAD₆
F2
LAD₃₁
L13
N.C.
B10
LAD₂
F3
CACHE/TAG L14
N.C.
B11
CLK2
F12
N.C.
M1
N.C.
B12
LAD₀
F13
N.C.
M2
B13
RESET
F14
N.C.
M3
B14
V_SS
G1
LAD₃₀
M4
C1 HOLD/HLDAR G2
READY
M5
C2
LAD₂₅
G3
BE₁
M6
C3
BADAC
G12
N.C.
M7
V_CC
V_SS
V_SS
V_CC
N.C.
N.C.
C4
V_CC
G13
N.C.
M8
C5
V_SS
G14
N.C.
M9
NOTES: Do not connect any external logic to any pins marked N.C.
N.C.
N.C.
Pin
M10
M11
M12
M13
M14
N1
N2
N3
N4
N5
N6
N7
N8
N9
N10
N11
N12
N13
N14
P1
P2
P3
P4
P5
P6
P7
P8
P9
P10
P11
P12
P13
P14
Signal
V_SS
V_CC
N.C.
N.C.
N.C.
V_SS
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
V_CC
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
V_SS
V_CC
26
PRELIMINARY