HYB39S256400D Datasheet, PDF (9/28 Pages) Infineon Technologies AG – 256-MBit Synchronous DRAM

HYB39S256[40/80/16]0D[C/T](L)
256-MBit Synchronous DRAM
Pin Configuration
Table 3 Signal Pin Description
Pin
Type Signal Polarity Function
V_DD V_SS Supply –
–
Power and Ground
Power and ground for the input buffers and the core logic (3.3 V)
V_DDQ V_SSQ Supply –
–
Power and Ground for DQs
Isolated power supply and ground for the output buffers to provide
improved noise immunity.
NC
–
–
–
Not Connected
No internal electrical connection is present.
2.2
Package P–TSOPII–54
16 M x 16
32 M x 8
64 M x 4
V_DD
V_DD
V_DD
1
DQ0 DQ0 N.C.
2
V_DDQ
V_DDQ
V_DDQ
3
DQ1 N.C. N.C.
4
DQ2 DQ1 DQ0
5
V_SSQ
V_SSQ
V_SSQ
6
DQ3 N.C. N.C.
7
DQ4 DQ2 N.C.
8
V_DDQ
V_DDQ
V_DDQ
9
DQ5 N.C. N.C.
10
DQ6 DQ3 DQ1
11
V_SSQ
V_SSQ
V_SSQ
12
DQ7 N.C. N.C.
13
V_DD
V_DD
V_DD
14
LDQM N.C. N.C.
15
WE WE WE
16
CAS CAS CAS
17
RAS RAS RAS
18
CS
CS
CS
19
BA0 BA0 BA0
20
BA1 BA1 BA1
21
A10/AP A10/AP A10/AP 22
A0
A0
A0
23
A1
A1
A1
24
A2
A2
A2
25
A3
A3
A3
26
V_DD
V_DD
V_DD
27
54
V_SS
V_SS
V_SS
53 N.C. DQ7 DQ15
52
V_SSQ
V_SSQ
V_SSQ
51 N.C. N.C. DQ14
50 DQ3 DQ6 DQ13
49
V_DDQ
V_DDQ
V_DDQ
48 N.C. N.C. DQ12
47 N.C. DQ5 DQ11
46
V_SSQ
V_SSQ
V_SSQ
45 N.C. N.C. DQ10
44 DQ2 DQ4 DQ9
43
V_DDQ
V_DDQ
V_DDQ
42
N.C. N.C. DQ8
41
V_SS
V_SS
V_SS
40 N.C. N.C. N.C.
39 DQM DQM UDQM
38 CLK CLK CLK
37 CKE CKE CKE
36 A12 A12 A12
35 A11 A11 A11
34 A9
A9
A9
33 A8
A8
A8
32 A7
A7
A7
31 A6
A6
A6
30 A5
A5
A5
29 A4
A4
A4
28
V_SS
V_SS
V_SS
TSOPII-54 (400 mil x 875 mil, 0.8 mm pitch)
SPP04126
Figure 1 Pinouts P–TSOPII–54
Data Sheet
9
Rev. 1.02, 2004-02
10072003-13LE-FGQQ