HYS64T32000GU Datasheet, PDF(20/67 Page) Infineon Technologies AG

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS64T32000GU Datasheet, PDF (20/67 Pages) Infineon Technologies AG – 240-Pin Unbuffered DDR2 SDRAM Modules

◁

HYS[64T[3200/6400/12802]0/72T[6400/12802]0][G/H]Uâ[3.7/5]âA

512 Mbit DDR2 SDRAM

Block Diagrams

)

BA0 - BA2

A0 - An

RAS

CAS

CKE 0

CKE 1

ODT 0

ODT 1

DM0

DQS0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM1

DQS1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM2

DQS2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DM3

DQS3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

BA0 - BA2: SDRAMs D0 - D15

A0 - An: SDRAMs D0 - D15

RAS: SDRAMs D0 - D15

CAS: SDRAMs D0 - D15

WE: SDRAMs D0 - D15

CKE 0: SDRAMs D0 - D7

CKE 1: SDRAMs D8 - D15

ODT 0: SDRAMs D0 - D7

ODT 0: SDRAMs D8 - D15

VDD,SPD

VDD/VDDQ

VREF

VSS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D10

D11

VDD: SPD EEPROM E0

VDD/VDDQ: SDRAMs D0 - D15

VREF: SDRAMs D0 - D15

VSS: SDRAMs D0 - D15

SCL

SDA

SA0

SA1

VSS

DM4

DQS4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DM5

DQS5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM6

DQS6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DM7

DQS7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

Figure 5 Block Diagram Raw Card B UDIMM (Ã64, 1 Rank, Ã8)

SCL

SDA

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D12

D13

D14

D15

MPBT0130

Note

1. DQ,DQS,DQS,DM,CB resistors are 22 â¦ Â± 5 %

2. BAn, An, RAS, CAS, WE resistors are 7.5 â¦ Â± 5 %

3. ODT,CKE,S capacitors are 24 pF

4. All CK lines have resistor termination between CK

an CK.

Table 11 Clock Signal Loads

Clock Input

SDRAMs

CK0,CK0

CK1,CK1

CK2,CK3

Note

Data Sheet

Rev. 0.87, 2004-06

09122003-GZEK-H4J6

▷