HYS64T32000GU Datasheet, PDF (19/67 Pages) Infineon Technologies AG – 240-Pin Unbuffered DDR2 SDRAM Modules

HYS[64T[3200/6400/12802]0/72T[6400/12802]0][G/H]U–[3.7/5]–A
512 Mbit DDR2 SDRAM
Block Diagrams
%$  %$
$  $Q
5$6
&$6
:(
&.( 
2'7 
6
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
%$  %$ 6'5$0V '  '
$  $Q 6'5$0V '  '
5$6 6'5$0V '  '
&$6 6'5$0V '  '
:( 6'5$0V '  '
9_''63'
9_''9_''4
&.(  6'5$0V '  '
2'7  6'5$0V '  '
9₆₆
9₅₍₎
9₆₆
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
6&/
6'$
6$
9_'' 63' ((3520 ( ^6$
9_''9_''4 6'5$0V '  '
9₅₍₎ 6'5$0V '  '
9₆₆ 6'5$0V '  '
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
'4
'4
'4
'4
'4
'4
'4
'4
'0
'46
'46
&%
&%
&%
&%
&%
&%
&%
&%
Figure 4 Block Diagram Raw Card A UDIMM (×72, 1 Rank, ×8)
6&/
(
6'$
$
$
$
:3
9VV
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
'0 &6 ^'
'46
'46
,2 
,2 
,2 
,2 
,2 
,2 
,2 
,2 
03%7
Note
1. DQ,DQS,DQS,DM,CB resistors are 22 Ω ± 5 %
2. BAn, An, RAS, CAS, WE resistors are 5.1 Ω ± 5 %
3. ODT,CKE,S capacitors are 24 pF
4. All CK lines have resistor termination between CK
an CK.
Table 10 Clock Signal Loads
Clock Input
SDRAMs
Note
CK0,CK0
3
1)
CK1,CK1
3
CK2,CK3
3
1) _{2 SDRAMS for CK0 in case of non-ECC}
Data Sheet
19
Rev. 0.87, 2004-06
09122003-GZEK-H4J6