HYS64T32000GDL Datasheet, PDF (15/48 Pages) Infineon Technologies AG – 200-Pin Small Outline Dual-In-Line Memory Module

2
Block Diagrams
HYS64T[32000/64020/128021][G/H]DL–[3.7/5]–A
512 Mbit DDR2 SDRAM
Block Diagrams
3.0Ω+/- 5%
CS0
DQS0
DQS0
DM0
DQS1
DQS1
DM1
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DQS2
DM2
DQS3
DQS3
DM3
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
LDQS ^CS
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
D0
I/O 5
I/O 6
I/O 7
UDQS
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/0 14
I/O 15
LDQS ^CS
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
D1
I/O 5
I/O 6
I/O 7
UDQS
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/0 14
I/O 15
DQS4
DQS4
DM4
DQS5
DQS5
DM5
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DQS6
DM6
DQS7
DQS7
DM7
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
LDQS ^CS
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
D2
I/O 5
I/O 6
I/O 7
UDQS
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/0 14
I/O 15
LDQS ^CS
LDQS
LDM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
D3
I/O 5
I/O 6
I/O 7
UDQS
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/0 14
I/O 15
VDDSPD
VDD
VREF
V _SS
EEPROM
D0 - D3
(VDD&VDDQ)
D0 - D3
D0 - D3
Serial PD
SCL
WP A0 A1 A2
SA0 SA1
SDA
Clock Wiring
Clock Input
SDRAMs
CK0, CK0
CK1, CK1
2 SDRAMs
2 SDRAMs
3.0Ω+/- 5%
BA0, BA1
BA0, BA1 : SDRAMs D0 - D3
A0 - A12
A0 - A12 : SDRAMs D0 - D3
RAS
RAS : SDRAMs D0 - D3
CAS
CAS : SDRAMs D0 - D3
WE
WE
: SDRAMs D0 - D3
CKE0
CKE : SDRAMs D0 - D3
ODT0
ODT : SDRAMs D0 - D3
DQ-to-I/O wiring may be changed within a byte
DQ/DQS/DQS/DM/CKE/CS relationships must be maintained as shown
DQ/DQS/DQS/DM resistors are 22Ω +/- 5%
Address and control resistors are 3.0Ω +/- 5%
Figure 2 Block Diagram Raw Card C (32M x 64, 1 rank, x16)
Note
1. DQ, DQS, DQS, DM resistors are 22 Ω ±5 %
2. S0, S1, BAn, An, RAS, CAS, WE, ODT0, ODT1,
CKEO, CKE1 resistors are 3 Ω ±5 %
Data Sheet
15
Rev. 0.91, 2004-06
09122003-FTXN-KM26