GS4576C09 Datasheet, PDF (32/62 Pages) GSI Technology – 64M x 9, 32M x 18, 16M x 36 576Mb CIO Low Latency DRAM (LLDRAM II)

GS4576C09/18/36L
576Mb Address Mapping in Multiplexed Address Mode
Data Width
Burst
Length
2
x36
4
8
2
x18
4
8
2
x9
4
8
Notes:
X= Don’t Care.
Ball
Address
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
X A1 A2 X A6 A7 A19 A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
X A1 A2 X A6 A7 X A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 X
Ay
X A1 A2 X A6 A7 X A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
A20 A1 A2 X A6 A7 A19 A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
X A1 A2 X A6 A7 A19 A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
X A1 A2 X A6 A7 X A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
A20 A1 A2 A21 A6 A7 A19 A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
A20 A1 A2 X A6 A7 A19 A11 A12 A16 A15
Ax
A0 A3 A4 A5 A8 A9 A10 A13 A14 A17 A18
Ay
X A1 A2 X A6 A7 A19 A11 A12 A16 A15
Configuration in Mulitplexed Mode
In Multiplexed Address mode, the Read and Write latencies are increased by one clock cycle. However, the LLDRAM II cycle time
remains the same as when in Nonmultiplexed Address mode.
Cycle Time and Read/Write Latency Configuration in Mulitplexed Mode
Parameter
Configuration
1²
2
3
4^{2, 3}
5
Units
tRC
4
6
8
3
5
tCK
tRL
5
7
9
4
6
tCK
tWL
6
8
10
5
7
tCK
Valid Frequency Range
266–175
400–175
533–175
200–175
333–175
MHz
Notes:
1. tRC < 20 ns in any configuration is only available with –24 and –18 speed grades.
2. Minimum operating frequency for –18 is 370 MHz.
3. The minimum tRC is typically 3 cycles, except in the case of a Write followed by a Read to the same bank. In this instance the minimum
tRC is 4 cycles.
Rev: 1.04 11/2013
32/62
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
© 2011, GSI Technology