MC9328MXL_06 Datasheet, PDF (85/90 Pages) Freescale Semiconductor, Inc – MX Family of applications processors

Table 38 illustrates the package pin assignments for the 225-contact MAPBGA package. For a complete listing of signals, see the
Signal Multiplexing Table 3 on page 9.
Table 38. i.MXL 225 MAPBGA Pin Assignments
1
A SD_CMD
2
PB15
3
PB19
B SD_DAT3 SD_CLK
PB16
C
D31
SD_DAT0 PB14
D
A23
A24
SD_DAT1
E
A21
A22
D30
F
A20
A19
D28
G
A17
A18
D26
4
USBD_
ROE
USBD_
AFE
PB18
PB17
D29
D27
D25
5
6
7
USBD_
SUSPND
USBD_VM
SSI_
RXFS
USBD_
RCV
USBD_
VMO
SSI_
RXDAT
SD_DAT2
USBD_
VPO
UART2_
RXD
NVDD1
USBD_
VP
QVDD4
NVDD1
QVSS
UART2_
RTS
NVDD1
NVDD1
UART2_
CTS
NVDD1
NVSS
NVDD4
H
A15
A16
D23
D24
D22
NVSS
NVSS
J
A14
A12
D21
D20
NVDD1
NVSS
NVSS
K
A13
A11
CS2
D19
NVDD1
NVSS
QVSS
L
A10
A9
D17
D18
NVDD1 NVDD1
CS5
M
D16
D15
D13
D10
EB3
NVDD1
CS4
N
A8
A7
D12
EB0
D9
D8
CS3
P
D14
A5
A4
A3
A2
A1
D6
R
A6
D11
EB1
EB2
OE
D7
A0
1
2
3
4
5
6
7
1 _{Burst Clock}
2 _{This signal is not used and should be floated in an actual application.}
8
9
10
11
12
SSI_ SPI1_SPI_
TXCLK
RDY
SPI1_
SCLK
REV
PS
UART1_
TXD
SPI1_SS
LSCLK
SPL_
SPR
LD0
SSI_
TXFS
UART1_
RTS
CONTRAST FLM/VSYNC
LD8
UART2_
TXD
NVDD3
SPI1_
MOSI
LP/HSYNC
LD1
UART1_
RXD
UART1_
CTS
SPI1_
MISO
ACD/OE
LD10
SSI_
RXCLK
SSI_
TXDAT
CLS
QVDD3
LD14
NVSS
NVSS
QVSS
PWMO CSI_D3
NVSS
NVSS
NVDD2
CSI_D1
CSI_
VSYNC
QVDD1
NVSS
CSI_D6 I2C_SCL
TCK
NVDD1
NVSS
D1
BOOT2
TDI
D2
CS1
CS0
D5
SDCLK
8
ECB
BCLK¹
PA17
MA10
D4
9
NVSS
RW
D0
MA11
LBA
10
NVSS
NVSS
DQM2
DQM1
D3
11
POR
BOOT3
DQM0
RAS
DQM3
12
13
14
LD2
LD4
15
LD5
A
LD3
LD6
LD7
B
LD9
LD12
NVDD2 C
LD11 TMR2OUT LD13
D
TIN
CSI_D0
CSI_
MCLK
E
LD15
CSI_D2
CSI_D4
F
CSI_D7 CSI_HSYNC CSI_D5 G
CSI_
PIXCLK
I2C_SDA
TMS
H
TDO
BOOT1
BOOT0
J
BIG_
ENDIAN
RESET_
OUT
XTAL32K
K
QVSS XTAL16M EXTAL32K L
QVDD2 RESET_IN EXTAL16M M
SDCKE0 TRISTATE TRST
N
SDCKE1 CLKO RESET_SF² P
CAS
SDWE
AVDD1 R
13
14
15