EZ80F917050SBCG Datasheet, PDF (29/30 Pages) Zilog, Inc. – Factory-default operating clock frequency at 50 MHz

Zdots^® SBC for eZ80AcclaimPlus!^™ Connectivity ASSP
Product Specification
25
5
4
3
2
U8
D
-CS1
-CS1
VCC
C13
0.001uF
VCC
A18
A0
A1
A2
A3
-CS1
D0
D1
D2
D3
-WR
A12
A9
A6
A4
A17
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
A0
A1
A2
A3
A4
CE
I/O0
I/O1
VDD
VSS
I/O2
I/O3
WE
A5
A6
A7
A8
A9
N.C.
A18
A17
A16
A15
OE
I/O7
I/O6
VSS
VDD
I/O5
I/O4
A14
A13
A12
A11
A10
N.C.
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
A16
A15
A14
A13
-RD
D7
D6
D5
D4
A11
A8
A10
A7
A5
VCC
512kx8 SRAM
SOJ36.400
D[0:7]
VCC
A[0:23]
A[0..23]
A[0..23]
U11
U10
C
VCC
C14
0.001uF
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
21
20
19
18
17
16
15
14
8
7
36
6
5
4
3
2
1
40
13
37
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
25
26
27
28
32
33
34
35
CE
OE
WE
RESET
RY/BY
22
24
9
10
12
NC1 ¹¹
NC3
NC2
29
38
DFLASH0
DFLASH1
DFLASH2
DFLASH3
DFLASH4
DFLASH5
DFLASH6
DFLASH7
-CSFLASH
-RD
-WR
-RESET
-WP
VCC
A21
A20
2
3
4
5
6
7
8
9
10
11
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
22
21
20
19
18
17
16
15
14
13
23 _{OE VCC} 24
1 _{NC GND} 12
SN74CBTLV3861
D0
D1
D2
D3
D4
D5
D6
D7
VCC
VCC
Am29LV008B
1
D
C
B
R29
10K
U1D
-CS0
U4C
9
8
-CSFLASH
-DIS_FLASH
-DIS_FLASH
9
8
-FLASH_EN 10
-RD
-WR
-RD
-WR
74LCX04
TSSOP14
74LCX32
TSSOP14
-CS0
-CS0
VCC
-RESET
-FLASHWE
-RESET
-FLASHWE
A
R30
10K
U1E
11
10
-WP
74LCX04
TSSOP14
VCC
VCC
GND
GND
B
This schematic reflects the
assembly rev B of the module.
The FLASH memory on page 3
was changed to AM29008B for
Rev D schematic.
Memory
A
5
PS026102-1207
4
3
2
Figure 10. Zdots Schematic Diagram—Module Memory
1
Schematics