UM0434 Datasheet, PDF (3/390 Pages) STMicroelectronics – The primary objective of this user’s manual is to describe

UM0434
Table of contents
3.7.5
3.7.6
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Little-endian mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4
Register model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.1 PowerPC Book E registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4.2 e200z3 - Specific registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.3 e200z3-Specific Device Control Registers . . . . . . . . . . . . . . . . . . . . . . . . 43
4.4 Processor control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.4.1 Machine state register (MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.4.2 Processor ID register (PIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.4.3 Processor version register (PVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.4.4 System version register (SVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.5 Registers for integer operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.5.1 General purpose registers (GPRs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.5.2 Integer exception register (XER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.6 Registers for branch operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.6.1 Condition register (CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.6.2 Count register (CTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.6.3 Link register (LR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.7 SPE and SPFP APU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
4.7.1
Signal processing/embedded floating-point status and control
register (SPEFSCR) 52
4.7.2 Accumulator (ACC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.8 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.8.1 Interrupt Registers Defined by Book E . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.9 Exception syndrome register (ESR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.9.1 VLE mode instruction syndrome . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.9.2 Misaligned instruction fetch syndrome . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.9.3 Precise external termination error syndrome . . . . . . . . . . . . . . . . . . . . . 61
4.9.4 e200z3 specific interrupt registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.10 Software use SPRs (SPRG0–SPRG7 and USPRG0) . . . . . . . . . . . . . . . 63
4.11 Timer registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.11.1 Timer control register (TCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4.11.2 Timer status register (TSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.11.3 Time base (TBU and TBL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.11.4 Decrementer register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3/391