STCOM Datasheet, PDF (2/58 Pages) STMicroelectronics – Powerline communication and application system-on-chip

Contents
Contents
STCOM
1
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1 Device architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.2 Power line communication (PLC) sub-system . . . . . . . . . . . . . . . . . . . . . . 9
1.2.1 Real-time engine (RTE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2.2 Digital front-end (DFE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2.3 Analog front-end (AFE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2.4 Line driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3 Application core sub-system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.1 ARM^® Cortex™-M4F core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.2 Floating point unit (FPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.3.3 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 11
1.3.4 DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.3.5 Memory protection unit (MPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.3.6 Debug and trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.3.7 General purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . 16
1.3.8 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.3.9 Timers and watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.3.10 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 18
1.3.11 Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.4 Cryptographic engine (CRYP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.4.1 True random number generator (TRNG) . . . . . . . . . . . . . . . . . . . . . . . . 19
1.4.2 Pseudo random number generator (PRNG) . . . . . . . . . . . . . . . . . . . . . 19
1.5 Interprocessor communication (IPC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
1.6 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.6.1 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.6.2 One-time programmable (OTP) section . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.6.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.6.4 Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . . . 21
1.7 Reset, control, clock generation (RCC) and system controller
(SYS_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Clock management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
1.8 Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2/58
DocID028515 Rev 1