M12L128324A_1 Datasheet, PDF (3/49 Pages) Elite Semiconductor Memory Technology Inc. – 1M x 32 Bit x 4 Banks Synchronous DRAM

ESMT
PIN ARRANGEMENT
M12L128324A
Operation temperature condition -40°C~85°C
V DD
DQ0
V D DQ
DQ1
DQ2
VSSQ
DQ3
DQ4
V D DQ
DQ5
DQ6
VSSQ
DQ7
NC
V DD
D QM0
WE
C AS
R AS
CS
A 11
BA0
BA1
A1 0/AP
A0
A1
A2
D QM2
VD D
NC
D Q16
V S SQ
D Q17
D Q18
VDDQ
D Q19
D Q20
V S SQ
D Q21
D Q22
VD DQ
D Q23
V DD
Top View
1
86
2
85
3
84
4
83
5
82
6
81
7
80
8
79
9
78
10
77
11
76
12
75
13
74
14
73
15
72
16
71
17
70
18
69
19
68
20
67
21
66
22
65
23
64
24
63
25
62
26
61
27
60
28
59
29
58
30
57
31
56
32
55
33
54
34
53
35
52
36
51
37
50
38
49
39
48
40
47
41
46
42
45
43
44
VS S
D Q15
V S SQ
D Q14
D Q13
VD DQ
D Q12
D Q11
V S SQ
D Q10
DQ9
VD DQ
DQ8
NC
VS S
DQM 1
NC
NC
C LK
C KE
A9
A8
A7
A6
A5
A4
A3
DQM 3
VS S
NC
D Q3 1
VD DQ
D Q3 0
D Q2 9
V S SQ
D Q2 8
D Q2 7
VD DQ
D Q2 6
D Q2 5
V S SQ
D Q2 4
VS S
86Pin T SOP(II)
( 400 m il x 8 75m i l)
( 0.5 m m P in pi tc h)
90 Ball FBGA
1
2
3 456 7
8
9
A DQ26 DQ24 VSS
VDD DQ23 DQ21
B DQ28 VDDQ VSSQ
VDDQ VSSQ DQ19
C VSSQ DQ27 DQ25
DQ22 DQ20 VDDQ
D VSSQ DQ29 DQ30
DQ17 DQ18 VDDQ
E VDDQ DQ31 NC
NC DQ16 VSSQ
F VSS DQM3 A3
A2 DQM2 VDD
G A4 A5 A6
A10 A0 A1
H A7 A8 NC
NC BA1 A11
J CLK CKE A9
BA0 CS RAS
K DQM1 NC NC
CAS WE DQM0
L VDDQ DQ8 VSS
VDD DQ7 VSSQ
M VSSQ DQ10 DQ9
DQ6 DQ5 VDDQ
N VSSQ DQ12 DQ14
DQ1 DQ3 VDDQ
P DQ11 VDDQ VSSQ
VDDQ VSSQ DQ4
R DQ13 DQ15 VSS
VDD DQ0 DQ2
Elite Semiconductor Memory Technology Inc.
Publication Date: Feb. 2006
Revision: 1.1
3/49