AFE7222 Datasheet, PDF (85/106 Pages) Texas Instruments – Analog Front End Wideband Mixed-Signal Transceiver

www.ti.com
10.6.1 LVDS TX Interface
AFE7222
AFE7225
SLOS711B – NOVEMBER 2011 – REVISED MARCH 2012
Input Clock,
CLK
Freq = Fs
DAC Frame Clock,
DAC_FCLK
Freq = 1X Fs
DAC Bit Clock,
DAC_DCLK
Freq = 6X Fs
Input Data,
DACB_DATA 0
DACA_DATA 0
Data rate = 12X Fs
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D0
D1
(D11)
(D10)
(D9)
(D8)
(D7)
(D6)
(D5)
(D4)
(D3)
(D2)
(D1)
(D0)
(D11)
(D10)
SAMPLE N
Data bit in LSB First mode
D0
(D11)
Data bit in MSB First mode
Figure 10-7. 1-WIRE MODE
SAMPLE
N+1
Input Clock,
CLK
Freq = Fs
DAC Frame Clock,
DAC_FCLK
Freq = 1X Fs
DAC Bit Clock – DDR (def)
DAC_DCLK
Freq = 3X Fs
DAC Bit Clock – SDR
DAC_DCLK
Freq = 6X Fs
Input Data (LSB byte)
DACA_DATA _1
DACB_DATA _0
Input Data (MSB byte)
DACA_DATA _0
DACB_DATA _1
D0
(D5)
D6
(D11 )
D1
(D4)
D7
(D10)
Input Data (Even bits)
DACA_DATA _1
DACB_DATA _0
Input Data (Odd bits)
DACA_DATA _0
DACB_DATA _1
D0
(D10)
D1
(D11)
D2
(D8)
D3
(D9)
D2
(D3)
D8
(D9)
D4
(D6)
D5
(D7)
D3
D4
D5
(D2)
(D1)
(D0)
D9
D10
D11
(D8)
(D7)
(D6)
Data rate = 6X Fs
D6
D8
D10
(D4)
(D2)
(D0)
D7
D9
D11
(D5)
(D3)
(D1)
D0
(D5)
D6
(D11 )
D1
(D4)
D7
(D10)
D0
(D10)
D1
(D11)
D2
(D8)
D3
(D9)
D2
(D3)
D8
(D9)
D4
(D6)
D5
(D7)
D3
(D2)
D9
(D8)
D6
(D4)
D7
(D5)
D4
(D1)
D10
(D7)
D8
(D2)
D9
(D3)
D5
(D0)
D11
(D6)
D10
(D0)
D11
(D1)
Input Data (Sample N)
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
DACA_DATA _1
(D11 )
(D10)
(D9)
(D8)
(D7)
(D6)
(D5)
(D4)
(D3)
(D2)
(D1)
(D0)
DACB_DATA _0
Input Data (Sample N+1)
DACA_DATA _0
D0
D1
D2
D3
D4
D5
DACB_DATA _1
(D11 )
(D10)
(D9)
(D8)
(D7)
(D6)
D6
D7
D8
D9
D10
D11
(D5)
(D4)
(D3)
(D2)
(D1)
(D0)
Data bit in LSB First mode
D0
(D5)
Data bit in MSB First mode
White cells – Sample N
Grey cells – Sample N+1
Figure 10-8. 2-WIRE MODE
Copyright © 2011–2012, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Link(s): AFE7222 AFE7225
DIGITAL INTERFACE
85