English
Language : 

M378T3354BG3-CD5 Datasheet, PDF (4/22 Pages) Samsung semiconductor – 240pin Unbuffered Module based on 512Mb B-die 64/72-bit Non-ECC/ECC
◁
256MB, 512MB, 1GB Unbuffered DIMMs
DDR2 SDRAM
x72 DIMM Pin Configurations (Front side/Back side)
Pin
Front
Pin
Back
Pin
Front
Pin
Back
Pin
Front
Pin
1
VREF
121
VSS
31
DQ19
151
VSS
61
A4
181
2
VSS
122
DQ4
32
VSS
152
DQ28
62
VDDQ
182
3
DQ0
123
DQ5
33
DQ24
153
DQ29
63
A2
183
4
DQ1
124
VSS
34
DQ25
154
VSS
64
VDD
184
5
VSS
125
DM0
35
VSS
155
DM3
KEY
6
DQS0
126
NC
36
DQS3
156
NC
65
VSS
185
7
DQS0
127
VSS
37
DQS3
157
VSS
66
VSS
186
8
VSS
128
DQ6
38
VSS
158
DQ30
67
VDD
187
9
DQ2
129
DQ7
39
DQ26
159
DQ31
68
NC
188
10
DQ3
130
VSS
40
DQ27
160
VSS
69
VDD
189
11
VSS
131
DQ12
41
VSS
161
CB4
70
A10/AP
190
12
DQ8
132
DQ13
42
CB0
162
CB5
71
BA0
191
13
DQ9
133
VSS
43
CB1
163
VSS
72
VDDQ
192
14
VSS
134
DM1
44
VSS
164
DM8
73
WE
193
15
DQS1
135
NC
45
DQS8
165
NC
74
CAS
194
16
DQS1
136
VSS
17
VSS
137
CK1
46
DQS8
166
VSS
47
VSS
167
CB6
75
VDDQ
195
76
S1
196
18
NC
138
CK1
48
CB2
168
CB7
77
ODT1
197
19
NC
139
VSS
49
CB3
169
VSS
78
VDDQ
198
20
VSS
140
DQ14
50
VSS
170
VDDQ
79
VSS
199
21
DQ10
141
DQ15
51
VDDQ
171
CKE1
80
DQ32
200
22
DQ11
142
VSS
52
CKE0
172
VDD
23
VSS
143
DQ20
53
VDD
173
NC
81
DQ33
201
82
VSS
202
24
DQ16
144
DQ21
54
NC
174
NC
83
DQS4
203
25
DQ17
145
VSS
55
NC
175
VDDQ
84
DQS4
204
26
VSS
146
DM2
56
VDDQ
176
A12
85
VSS
205
27
DQS2
147
NC
57
A11
177
A9
86
DQ34
206
28
DQS2
148
VSS
58
29
VSS
149
DQ22
59
30
DQ18
150
DQ23
60
A7
178
VDD
VDD
179
A8
A5
180
A6
87
DQ35
207
88
VSS
208
89
DQ40
209
90
DQ41
210
NC = No Connect, RFU = Reserved for Future Use
1. Pin196(A13) is used for x4/x8 base Unbuffered DIMM.
2. The TEST pin is reserved for bus analysis tools and is not connected on standard memory module products (DIMMs.)
Back
VDDQ
A3
A1
VDD
CK0
CK0
VDD
A0
VDD
BA1
VDDQ
RAS
S0
VDDQ
ODT0
A13
VDD
VSS
DQ36
DQ37
VSS
DM4
NC
VSS
DQ38
DQ39
VSS
DQ44
DQ45
VSS
Pin
Front
Pin
91
VSS
211
92
DQS5
212
93
DQS5
213
94
VSS
214
95
DQ42
215
96
DQ43
216
97
VSS
217
98
DQ48
218
99
DQ49
219
100
VSS
220
101
SA2
221
102 NC, TEST2 222
103
VSS
223
104
DQS6
224
105
DQS6
225
106
VSS
226
107
DQ50
227
108
DQ51
228
109
VSS
229
110
DQ56
230
111
DQ57
231
112
VSS
232
113
DQS7
233
114
DQS7
234
115
VSS
235
116
DQ58
236
117
DQ59
237
118
VSS
238
119
SDA
239
120
SCL
240
Back
DM5
NC
VSS
DQ46
DQ47
VSS
DQ52
DQ53
VSS
CK2
CK2
VSS
DM6
NC
VSS
DQ54
DQ55
VSS
DQ60
DQ61
VSS
DM7
NC
VSS
DQ62
DQ63
VSS
VDDSPD
SA0
SA1
Pin Description
Pin Name
A0-A13
BA0, BA1
RAS
CAS
WE
S0, S1
CKE0,CKE1
ODT0, ODT1
DQ0 - DQ63
CB0 - CB7
DQS0 - DQS8
DM(0-8)
DQS0-DQS8
Description
DDR2 SDRAM address bus
DDR2 SDRAM bank select
DDR2 SDRAM row address strobe
DDR2 SDRAM column address strobe
DDR2 SDRAM wirte enable
DIMM Rank Select Lines
DDR2 SDRAM clock enable lines
On-die termination control lines
DIMM memory data bus
DIMM ECC check bits
DDR2 SDRAM data strobes
DDR2 SDRAM data masks
DDR2 SDRAM differential data strobes
Pin Name
CK0, CK1, CK2
CK0, CK1, CK2
SCL
SDA
SA0-SA2
VDD*
VDDQ*
VREF
VSS
VDDSPD
NC
RESET
TEST
Description
DDR2 SDRAM clocks (positive line of differential pair)
DDR2 SDRAM clocks (negative line of differential pair)
I2C serial bus clock for EEPROM
I2C serial bus data line for EEPROM
I2C serial address select for EEPROM
DDR2 SDRAM core power supply
DDR2 SDRAM I/O Driver power supply
DDR2 SDRAM I/O reference supply
Power supply return (ground)
Serial EEPROM positive power supply
Spare Pins(no connect)
Not used on UDIMM
Used by memory bus analysis tools (unused on memory DIMMs)
Rev. 1.5 Aug. 2005
 ▷