K4H560438D-GC Datasheet, PDF (3/26 Pages) Samsung semiconductor – DDR 256Mb

K4H561638D
Pin configuration
DDR SDRAM
64M x 4
60Ball CSP
A
B
C
D
E
F
G
H
J
K
L
M
1 VSSQ NC NC NC NC VREF
2
NC VDDQ VSSQ VDDQ VSSQ VSS CK A12 A11 A8
A6
A4
3
VSS DQ3 NC DQ2 DQS DM
CK CKE A9
A7
A5 VSS
7
VDD DQ0 NC DQ1 NC
NC WE RAS BA1 A0
A2 VDD
8
NC VSSQ VDDQ VSSQ VDDQ VDD CAS CS BA0 A10 A1
A3
9 VDDQ NC
NC
NC
NC
NC
32M x 8
60Ball CSP
A
B
C
D
E
F
G
H
J
K
L
M
1 VSSQ NC NC NC NC VREF
2
DQ7 VDDQ VSSQ VDDQ VSSQ VSS CK A12 A11 A8
A6
A4
3
VSS DQ6 DQ5 DQ4 DQS DM
CK CKE A9
A7
A5 VSS
7
VDD DQ1 DQ2 DQ3 NC
NC WE RAS BA1 A0
A2 VDD
8
DQ0 VSSQ VDDQ VSSQ VDDQ VDD CAS CS BA0 A10 A1
A3
9 VDDQ NC NC NC NC NC
16M x 16
60Ball CSP
A
B
C
D
E
F
G
H
J
K
L
M
1 VSSQ DQ14 DQ12 DQ10 DQ8 VREF
2 DQ15 VDDQ VSSQ VDDQ VSSQ VSS CK A12 A11 A8
A6
A4
3
VSS DQ13 DQ11 DQ9 UDQS UDM CK CKE A9
A7
A5 VSS
7
VDD DQ2 DQ4 DQ6 LDQS LDM WE RAS BA1 A0
A2 VDD
8
DQ0 VSSQ VDDQ VSSQ VDDQ VDD CAS CS BA0 A10 A1
A3
9 VDDQ DQ1 DQ3 DQ5 DQ7 NC
Pin Name
CLK
CS
CKE
A0 ~ A12
BA0 ~ BA1
RAS
CAS
WE
L(U)DQM
DQ0 ~ 15
VDD/VSS
VDDQ/VSSQ
Pin Function
System Clock
Chip Select
Clock Enable
Address
Bank Select Address
Row Address Strobe
Column Address Strobe
Write Enable
Data Input/Output Mask
Data Input/Output
Power Supply/Ground
Data Output Power/Ground
-3-
Rev. 2.2 Mar. ’03