MCF5272 Datasheet, PDF (199/550 Pages) Motorola, Inc – MCF5272 ColdFire Integrated Microprocessor Users Manual

Interface to SDRAM Devices
Table 9-5. Internal Address Multiplexing (16-Bit Data Bus)
Device Pin
8-Bit
SDRAM Pin
16 Mbits 64 Mbits
A1
A0
A1/A10 A1/A10
A2
A1
A2/A11 A2/A11
A3
A2
A3/A12 A3/A12
A4
A3
A4/A13 A4/A13
A5
A4
A5/A14 A5/A14
A6
A5
A6/A15 A6/A15
A7
A6
A7/A16 A7/A16
A8
A7
A8/A17 A8/A17
A9
A8
A9/A18 A9/A18
A10
A9
A19
A19
A10_PRECHG A10/AP
A20
A20
A12
A11
A21
A13
A12
SDBA0
BA0
A21
A22
SDBA1
BA1
A23
16 Mbits
A1/A9
A2/A10
A3/A11
A4/A12
A5/A13
A6/A14
A7/A15
A8/A16
A17
A18
A19
A20
16-Bit
64 Mbits
A1/A9
A2/A10
A3/A11
A4/A12
A5/A13
A6/A14
A7/A15
A8/A16
A17
A18
A19
A20
128 Mbits
A1/A10
A2/A11
A3/A12
A4/A13
A5/A14
A6/A15
A7/A16
A8/A17
A9/A18
A19
A20
A21
A21
A22
A22
A23
256 Mbits
A1/A10
A2/A11
A3/A12
A4/A13
A5/A14
A6/A15
A7/A16
A8/A17
A9/A18
A19
A20
A21
A22
A23
A24
Table 9-6. Internal Address Multiplexing (32-Bit Data Bus)
Device Pin
8-Bit
16-Bit
32-Bit
SDRAM Pin
16 Mbits 64 Mbits 16 Mbits 64 Mbits 128 Mbits 256 Mbits 64 Mbits 128 Mbits
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A10_PRECHG
A13
A14
SDBA0
SDBA1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A11
A12
BA0
BA1
A2/A11 A2/A11 A2/A10
A3/A12 A3/A12 A3/A11
A4/A13 A4/A13 A4/A12
A5/A14 A5/A14 A5/A13
A6/A15 A6/A15 A6/A14
A7/A16 A7/A16 A7/A15
A8/A17 A8/A17 A8/A16
A9/A18 A9/A18 A9/A17
A10/A19 A10/A19 A18
A20
A20
A19
A21
A21
A20
A22
A22
A23
A21
A24
A2/A10
A3/A11
A4/A12
A5/A13
A6/A14
A7/A15
A8/A16
A9/A17
A18
A19
A20
A21
A22
A23
A2/A11
A3/A12
A4/A13
A5/A14
A6/A15
A7/A16
A8/A17
A9/A18
A10/A19
A20
A21
A22
A23
A24
A2/A11
A3/A12
A4/A13
A5/A14
A6/A15
A7/A16
A8/A17
A9/A18
A10/A19
A20
A21
A22
A23
A24
A25
A2/A10
A3/A11
A4/A12
A5/A13
A6/A14
A7/A15
A8/A16
A9/A17
A18
A19
A20
A21
A22
A2/A10
A3/A11
A4/A12
A5/A13
A6/A14
A7/A15
A8/A16
A9/A17
A18
A19
A20
A21
A22
A23
MOTOROLA
Chapter 9. SDRAM Controller
9-5