HYS72D32300GBR Datasheet, PDF(16/38 Page) Infineon Technologies AG – 184-Pin Registered Double Data Rate SDRAM Module

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS72D32300GBR Datasheet, PDF (16/38 Pages) Infineon Technologies AG – 184-Pin Registered Double Data Rate SDRAM Module

◁

HYS72D[128/64/32][300/320]GBRâ[5/6]âC

Registered Double Data Rate SDRAM

Pin Configuration

CK0

CKE0

CKE1

BA0 - BA1

A0 - An

RAS

CAS

PCK

RESET

RS0

RCKE0

RS1

RCKE1

DQS0

DQ0

DQ1

DQ2

DQ3

DQS1

DQ8

DQ9

DQ10

DQ11

DQS10

DQ12

DQ13

DQ14

DQ15

DQS9

DQ4

DQ5

DQ6

DQ7

DQS11

DQ20

DQ21

DQ22

DQ23

DQS2

DQ16

DQ17

DQ18

DQ19

DQS3

DQ24

DQ25

DQ26

DQ27

DQS17

CB4

CB5

CB6

CB7

DQS12

DQ28

DQ29

DQ30

DQ31

Figure 5

PLL

PCK

RS0

RCKE0

RS1

DD,SPD

VDD/VDDQ

VREF

VSS

RCKE1

VDDID

RBA0 - RBA1 BA0 - BA1: SDRAMs D0 - D35

RA0-RAn

A0 - An: SDRAMs D0 - D35

RRAS

RAS: SDRAMs D0 - D35

RCAS

CAS: SDRAMs D0 - D35

RWE

WE: SDRAMs D0 - D35

CKE CS D4

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D0

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D12

CKE CS

D14

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 2

I/O 3

CKE CS D8

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D10

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D20

CKE CS

D22

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D16

CKE CS

D18

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D24

D26

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D28

D30

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D32

D34

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

DQS7

DQ56

DQ57

DQ58

DQ59

DQS6

DQ48

DQ49

DQ50

DQ51

DQS15

DQ52

DQ53

DQ54

DQ55

DQS16

DQ60

DQ61

DQ62

DQ63

DQS14

DQ44

DQ45

DQ46

DQ47

DQS5

DQ40

DQ41

DQ42

DQ43

DQS4

DQ32

DQ33

DQ34

DQ35

DQS8

CB0

CB1

CB2

CB3

DQS13

DQ36

DQ37

DQ38

DQ39

Block Diagram Raw Card D Ã72 2 Ranks Ã4, ECC

VDD: SPD EEPROM E0

VDD/VDDQ: SDRAMs D0 - D35

VREF: SDRAMs D0 - D35

VSS: SDRAMs D0 - D35

DM: SDRAMs D0 - D35

Strap: see Note 1

SCL

SAD

SA0

SA1

SA2

VSS

CKE CS D5

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D1

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D13

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D9

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D21

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D17

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D25

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D28

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D33

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D7

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D3

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D15

DQS

I/O 0

I/O 1

I/O 2

I/O 3

CKE CS D11

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D23

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D19

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D27

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D31

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

D35

CKE CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

MPBD1061

Notes

1. VDD = VDDQ, therefore VDDID strap open

2. DQ, DQS, DM resistors are 18 ohms Â± 5%

3. BAn, An, RAS, CAS, WE resistors are 22 ohms Â± 5%

4. For Wire per Clock Loading please see Figure

âDifferental Clock Net Wiringâ

Data Sheet

Rev. 1.0, 2004-03

▷