HYS64D16020GD Datasheet, PDF(11/22 Page) Infineon Technologies AG

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS64D16020GD Datasheet, PDF (11/22 Pages) Infineon Technologies AG – Unbuffered DDR SDRAM SO Modules

◁

HYS64D16020GD(L)-[7/8]-A

Unbuffered DDR SDRAM SO Modules

Pin Configuration

DQS0

DM0

DQS1

DM1

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQS2

DM2

DQS3

DM3

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

BA0-BA1

A0-An

RAS

CAS

CKE0

CKE1

VDDSPD

VREF

VDD

VSS

VDDID

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D 0

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LD Q S

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D1

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D 4

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4 D5

I/O 5

I/O 6

I/O 7

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D 2

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D3

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D 6

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5 D7

I/O 6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

Serial Presence Detect (SPD)

SCL

SA0

SA1

SA2

A2 WP

SDA

#Unless otherwise noted, resistor values are 22 â¦ Â± 5%

SDRAMS D0-D7

SDRAMS D0-D3

SDRAMS D4-D7

CK0

CK1

CK2

4 loads

0 loads

SPD

SDRAMS D0-D7

SDRAMS D0-D7 VDD and VDDQ

SDRAMS D0-D7, SPD

Note: DQ wiring may differ from that described

in this drawing; however DQ/DM/DQS

relationships are maintained as shown.

VDDID strap connections:

(for memory device VDD, VDDQ)

â Strap out (open): VDD = VDDQ

Strap in (closed): VDD VDDQ

Figure 2 Block Diagram: Two Rank 16M x 64 DDR-SDRAM SO-DIMM Modules using x16 Organized

128Mbit SDRAMs on Raw Card Version A

Data Sheet

Rev. 1.02, 2004-01

11042003-YIV7-VK6M

▷