 English |
|
|
|
|
|
|
|
| ICSSSTUBF32866A Datasheet, PDF (2/28 Pages) Integrated Circuit Systems – 25-Bit Configurable Registered Buffer for DDR2 | |||
| |||
| ◁ |
ICSSSTUBF32866A
Advance Information
Ball Assignments
25 bit 1:1 Register
A DCKE
B D2
PPO
D15
V REF
GND
VDD
GND
QCKE
Q2
C D3
D16
VDD
VDD
Q3
D DODT QERR GND GND QODT
E D5
F D6
D17
VDD
VDD
Q5
D18
GND GND Q6
G PAR_IN RST
H CK
DCS
J CK
CSR
K D8
D19
VDD
GND
VDD
GND
VDD
GND
VDD
GND
C1
QCS
ZOH
Q8
L D9
D20
VDD
VDD
Q9
M D10
D21
GND GND Q10
N D11
D22
VDD
VDD
Q11
P D12
D23
GND GND Q12
R D13
D24
VDD
VDD
Q13
T D14
D25
V REF
VDD
Q14
1
2
3
4
5
C0 = 0, C1 = 0
NC
Q15
Q16
NC
Q17
Q18
C0
NC
ZOL
Q19
Q20
Q21
Q22
Q23
Q24
Q25
6
14 bit 1:2 Registers
A DCKE
B D2
C D3
PPO
NC
NC
D DODT
E D5
F D6
QERR
NC
NC
G PAR_IN RST
H CK
DCS
J CK
CSR
K D8
NC
L D9
NC
M D10
NC
N D11
NC
P D12
NC
R D13
NC
T D14
NC
1
2
V REF
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
V REF
3
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
VDD
4
QCKEA QCKEB
Q2A
Q2B
Q3A
Q3B
QODTA QODTB
Q5A
Q5B
Q6A
Q6B
C1
QCSA
ZOH
Q8A
Q9A
Q10A
Q11A
Q12A
Q13A
Q14A
C0
QCSB
ZOL
Q8B
Q9B
Q10B
Q11B
Q12B
Q13B
Q14B
5
6
Register A (C0 = 0, C1 = 1)
A D1
PPO
B D2
NC
C D3
NC
D D4
E D5
QERR
NC
F D6
NC
G PAR_IN RST
H CK
DCS
J CK
CSR
K D8
NC
L D9
NC
M D10
NC
N DODT NC
P D12
NC
R D13
NC
T DCKE NC
1
2
V REF
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
V REF
3
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
GND
VDD
VDD
4
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4A
Q5A
Q6A
Q4B
Q5B
Q6B
C1
C0
QCSA QCSB
ZOH ZOL
Q8A
Q8B
Q9A
Q9B
Q10A Q10B
QODTA QODTB
Q12A Q12B
Q13A Q13B
QCKEA QCKEB
5
6
Register B (C0 = 1, C1 = 1)
1240â07/17/06
2
|
▷ |
German
Russian
Spanish
Italian
Polish
Chinese
Japanese
Korean
French
Portuguese