English
Language : 

HMT312S6BFR6C-G7 Datasheet, PDF (8/54 Pages) Hynix Semiconductor – 204pin DDR3 SDRAM SODIMM
◁
Pin Assignments
Pin Front Pin Back Pin Front Pin Back Pin Front Pin Back Pin Front Pin Back
# Side # Side # Side # Side # Side # Side # Side # Side
1 VREFDQ 2
3
VSS
4
5 DQ0 6
7 DQ1 8
9
VSS 10
11 DM0 12
13 VSS 14
15 DQ2 16
17 DQ3 18
19 VSS 20
21 DQ8 22
23 DQ9 24
25 VSS 26
27 DQS1 28
29 DQS1 30
31 VSS 32
33 DQ10 34
35 DQ11 36
37 VSS 38
39 DQ16 40
41 DQ17 42
43 VSS 44
45 DQS2 46
47 DQS2 48
49 VSS 50
51 DQ18 52
VSS 53 DQ19 54 VSS 105 VDD 106 VDD 157 DQ42 158 DQ46
DQ4 55 VSS 56 DQ28 107 A10/AP 108 BA1 159 DQ43 160 DQ47
DQ5 57 DQ24 58 DQ29 109 BA0 110 RAS 161 VSS 162 VSS
VSS 59 DQ25 60 VSS 111 VDD 112 VDD 163 DQ48 164 DQ52
DQS0 61
DQS0 63
VSS 65
VSS
DM3
VSS
62 DQS3 113 WE
64 DQS3 115 CAS
66 VSS 117 VDD
114 S0 165 DQ49 166 DQ53
116 ODT0 167 VSS 168 VSS
118 VDD 169 DQS6 170 DM6
DQ6 67 DQ26 68 DQ30 119 A132 120 ODT1 171 DQS6 172 VSS
DQ7 69 DQ27 70 DQ31 121 S1 122 NC 173 VSS 174 DQ54
VSS 71 VSS 72 VSS 123 VDD 124 VDD 175 DQ50 176 DQ55
DQ12 73 CKE0 74 CKE1 125 TEST 126 VREFCA 177 DQ51 178 VSS
DQ13 75 VDD 76 VDD 127 VSS 128 VSS 179 VSS 180 DQ60
VSS 77 NC 78 A152 129 DQ32 130 DQ36 181 DQ56 182 DQ61
DM1 79 BA2 80 A142 131 DQ33 132 DQ37 183 DQ57 184 VSS
RESET 81 VDD 82 VDD 133 VSS 134 VSS 185 VSS 186 DQS7
VSS 83 A12/BC 84
DQ14 85 A9 86
A11 135 DQS4 136 DM4 187 DM7 188 DQS7
A7 137 DQS4 138 VSS 189 VSS 190 VSS
DQ15 87 VDD 88 VDD 139 VSS 140 DQ38 191 DQ58 192 DQ62
VSS 89 A8 90 A6 141 DQ34 142 DQ39 193 DQ59 194 DQ63
DQ20 91 A5 92 A4 143 DQ35 144 VSS 195 VSS 196 VSS
DQ21 93 VDD 94 VDD 145 VSS 146 DQ44 197 SA0 198 EVENT
VSS 95 A3 96 A2 147 DQ40 148 DQ45 199 VDDSPD 200 SDA
DM2 97 A1 98 A0 149 DQ41 150 VSS 201 SA1 202 SCL
VSS 99 VDD 100 VDD 151 VSS 152 DQS5 203 VTT 204 VTT
DQ22 101 CK0 102 CK1 153 DM5 154 DQS5
DQ23 103 CK0 104 CK1 155 VSS 156 VSS
NC = No Connect; RFU = Reserved Future Use
1. TEST (pin 125) is reserved for bus analysis probes and is NC on normal memory modules.
2. This address might be connected to NC balls of the DRAMs (depending on density); either way they will be con-
nected to the termination resistor.
Rev. 0.2 / Feb. 2010
8
 ▷