English
Language : 

HMT451V7MFR8A Datasheet, PDF (20/67 Pages) Hynix Semiconductor – DDR3L SDRAM VLP Registered DIMM Based on 4Gb M-die
16GB, 2Gx72 Module(4Rank of x8) - page2
VSS
DQS4_t
DQS4_c
DM4/TDQS13_t
TDQS13_c
DQ[39:32]
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D13
VSS
ZQ
DQS
DQS
TDQS
TDQS
D4
DQ [7:0]
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D31
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D22
VSS
DQS5_t
DQS5_c
DM5/TDQS14_t
TDQS14_c
DQ[47:40]
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D14
VSS
ZQ
DQS
DQS
TDQS
TDQS
D5
DQ [7:0]
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D32
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D23
VSS
DQS6_t
DQS6_c
DM6/TDQS15_t
TDQS15_c
DQ[55:48]
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D15
VSS
ZQ
DQS
DQS
TDQS
TDQS
D6
DQ [7:0]
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D33
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D24
VSS
DQS7_t
DQS7_c
DM7/TDQS16_t
TDQS16_c
DQ[63:56]
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D16
VSS
ZQ
DQS
DQS
TDQS
TDQS
D7
DQ [7:0]
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D34
VSS
ZQ
DQS
DQS
TDQS
TDQS
DQ [7:0]
D25
Vtt
VDDSPD
VDDSPD
SA0
SA0
EVENT
SCL
SDA
EVENT SPD with SA1
SCL Integrated SA2
SDA
TS
VSS
SA1 Plan to use SPD with Integrated TS of Class B and
SA2
might be changed on customer’s requests. For more
details of SPD and Thermal sensor, please contact
VSS local SK SK hynix sales representative
VDDSPD
Note:
1. DQ-to-I/O wiring may be changed within a nibble.
2. Unless otherwise noted, resistor values are 15 5 %.
3. See the wiring diagrams for all resistors associated with the com-
mand, address and control bus.
4. ZQ resistors are 240 1 %. For all other resistor values refer to the
appropriate wiring diagram.
VDD
VTT
VREFCA
VREFDQ
VSS
Rev. 1.0 / Aug. 2012
Serial PD
D0-D35
D0-D35
D0-D35
D0-D35
20