HMT451V7MFR8A Datasheet, PDF (13/67 Pages) Hynix Semiconductor – DDR3L SDRAM VLP Registered DIMM Based on 4Gb M-die

8GB, 1Gx72 Module(1Rank of x4) - page1
DQS8_t
DQS8_c
VSS
CB[3:0]
DQS_t
DQS_c
DM
DQ [3:0]
D8
ZQ
DQS17_t
DQS_t
ZQ
DQS17_c
DQS_c
VSS
CB[7:4]
DM
DQ [3:0]
D17
DQS4_t
DQS4_c
VSS
DQ[35:32]
DQS_t
DQS_c
DM
DQ [3:0]
D4
ZQ
DQS13_t
DQS_t
ZQ
DQS13_c
DQS_c
VSS
DQ[39:36]
DM
DQ [3:0]
D13
DQS3_t
DQS3_c
VSS
DQ[27:24]
DQS_t
DQS_c
DM
DQ [3:0]
D3
ZQ
DQS12_t
DQS_t
ZQ
DQS12_c
DQS_c
VSS
DQ[31:28]
DM
DQ [3:0]
D12
DQS5_t
DQS5_c
VSS
DQ[43:40]
DQS_t
DQS_c
DM
DQ [3:0]
D5
ZQ
DQS14_t
DQS_t
ZQ
DQS14_c
DQS_c
VSS
DQ[47:44]
DM
DQ [3:0]
D14
DQS2_t
DQS2_c
VSS
DQ[19:16]
DQS_t
DQS_c
DM
DQ [3:0]
D2
ZQ
DQS11_t
DQS_t
ZQ
DQS11_c
DQS_c
VSS
DQ23:20]
DM
DQ [3:0]
D11
DQS6_t
DQS6_c
VSS
DQ[51:48]
DQS_t
DQS_c
DM
DQ [3:0]
D6
ZQ
DQS15_t
DQS_t
ZQ
DQS15_c
DQS_c
VSS
DQ[55;52]
DM
DQ [3:0]
D15
DQS1_t
DQS1_c
VSS
DQ[11;8]
DQS_t
DQS_c
DM
DQ [3:0]
D1
ZQ
DQS10_t
DQS_t
ZQ
DQS10_c
DQS_c
VSS
DQ[15:12]
DM
DQ [3:0]
D10
DQS7_t
DQS7_c
VSS
DQ[59:56]
DQS_t
DQS_c
DM
DQ [3:0]
D7
ZQ
DQS16_t
DQS_t
ZQ
DQS16_c
DQS_c
VSS
DQ[63:60]
DM
DQ [3:0]
D16
DQS0_t
DQS_t
ZQ
DQS9_t
DQS_t
ZQ
Vtt
DQS0_c
DQS_c
DQS9_c
DQS_c
VSS
DQ[3:0]
DM
DQ [3:0]
D0
VSS
DQ[7:4]
DM
DQ [3:0]
D9
Vtt
VDDSPD
EVENT
SCL
SDA
VDDSPD
SA0
EVENT SPD with SA1
SCL ^Integrated SA2
SDA
TS
VSS
SA0
SA1
Plan to use SPD with Integrated TS of Class B and
might be changed on customer’s requests. For more
SA2
details of SPD and Thermal sensor, please contact
VSS
local SK SK hynix sales representative
Note:
1. DQ-to-I/O wiring may be changed within a nibble.
2. Unless otherwise noted, resistor values are 15 5 %.
3. See the wiring diagrams for all resistors associated with the com-
mand, address and control bus.
4. ZQ resistors are 240 1 %. For all other resistor values refer to the
appropriate wiring diagram.
V_DDSPD
VDD
V_TT
VREFCA
VREFDQ
VSS
SPD
D0–D17
D0–D17
D0–D17
D0–D17
Rev. 1.0 / Aug. 2012
13