HMT451V7MFR8A Datasheet, PDF (17/67 Pages) Hynix Semiconductor – DDR3L SDRAM VLP Registered DIMM Based on 4Gb M-die

16GB, 2Gx72 Module(2Rank of x4) - page1
VSS
RS0_n
RS1_n
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS0_t
DQS0_c
DQ[3:0]
DQS_t
DQS_c
DQ [3:0]
D0
DQS_t
DQS_c
DQ [3:0]
D18
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS1_t
DQS1_c
DQ[11:8]
DQS_t
DQS_c
DQ [3:0]
D1
DQS_t
DQS_c
DQ [3:0]
D19
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS2_t
DQS2_c
DQ[16:19]
DQS_t
DQS_c
DQ [3:0]
D2
DQS_t
DQS_c
DQ [3:0]
D20
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS3_t
DQS3_c
DQ[24:27]
DQS_t
DQS_c
DQ [3:0]
D3
DQS_t
DQS_c
DQ [3:0]
D21
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS4_t
DQS4_c
DQ[32:35]
DQS_t
DQS_c
DQ [3:0]
D4
DQS_t
DQS_c
DQ [3:0]
D22
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS5_t
DQS5_c
DQ[40:43]
DQS_t
DQS_c
DQ [3:0]
D5
DQS_t
DQS_c
DQ [3:0]
D23
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS6_t
DQS6_c
DQ[48:51]
DQS_t
DQS_c
DQ [3:0]
D6
DQS_t
DQS_c
DQ [3:0]
D24
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS7_t
DQS7_c
DQ[56:59]
DQS_t
DQS_c
DQ [3:0]
D7
DQS_t
DQS_c
DQ [3:0]
D25
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS8_t
DQS8_c
CB[3:0]
DQS_t
DQS_c
DQ [3:0]
D8
DQS_t
DQS_c
DQ [3:0]
D26
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS9_t
DQS9_c
DQ[7:4]
DQS_t
DQS_c
DQ [3:0]
D9
DQS_t
DQS_c
DQ [3:0]
D27
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS10_t
DQS10_c
DQ[12:15]
DQS_t
DQS_c
DQ [3:0]
D10
DQS_t
DQS_c
DQ [3:0]
D28
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS11_t
DQS11_c
DQ[20:23]
DQS_t
DQS_c
DQ [3:0]
D11
DQS_t
DQS_c
DQ [3:0]
D29
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS12_t
DQS12_c
DQ[28:31]
DQS_t
DQS_c
DQ [3:0]
D12
DQS_t
DQS_c
DQ [3:0]
D30
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS13_t
DQS13_c
DQ[36:39]
DQS_t
DQS_c
DQ [3:0]
D13
DQS_t
DQS_c
DQ [3:0]
D31
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS14_t
DQS14_c
DQ[44:47]
DQS_t
DQS_c
DQ [3:0]
D14
DQS_t
DQS_c
DQ [3:0]
D32
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS15_t
DQS15_c
DQ[52:55]
DQS_t
DQS_c
DQ [3:0]
D15
DQS_t
DQS_c
DQ [3:0]
D33
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS16_t
DQS16_c
DQ[60:63]
DQS_t
DQS_c
DQ [3:0]
D16
DQS_t
DQS_c
DQ [3:0]
D34
DM CS_n ZQ
VSS
DM CS_n ZQ
VSS
DQS17_t
DQS17_c
CB[7:4]
DQS_t
DQS_c
DQ [3:0]
D17
DQS_t
DQS_c
DQ [3:0]
D35
VDDSPD VDDSPD
SA0 SA0
EVENT EVENT SPD with SA1 SA1
SCL SCL
SDA SDA
Integrated _SA2
TS
VSS
SA2
VSS
Plan to use SPD with Integrated TS of Class B and might be
changed on customer’s requests. For more details of SPD and Ther-
mal sensor, please contact local SK SK hynix sales representative
V_DDSPD
VDD
V_TT
VREFCA
VREFDQ
VSS
Note:
1. DQ-to-I/O wiring may be changed within a nibble.
2. ZQ pins of each SDRAM are connected to individual RZQ resistors (240+/-1%) ohms.
SPD
D0–D17
D0–D17
D0–D17
D0–D17
Rev. 1.0 / Aug. 2012
17