HMT112V7AFP8C-G7 Datasheet, PDF (15/25 Pages) Hynix Semiconductor – 240pin DDR3 SDRAM VLP Registered DIMM

S0_n
S1_n
BA[2:0]
A[15:0]
RAS_n
CAS_n
WE_n
CKE[1:0]
ODT[1:0]
RS0A_n ª CS0A_n: SDRAMs D[3:0], D8, D[12:9], D17
1:2 ^{RS1A_n ª CS1A_n: SDRAMs D[21:18], D26, D[30:27], D35}
RS0B_n ª CS0B_n: SDRAMs D[7:4], D[16:13]
R
RS1B_n ª CS1B_n: SDRAMs D[25:22], D[34:31]
E
G
RBA[2:0]A ª BA[2:0]: SDRAMs D[3:0], D8, D[12:9], D17, D[21:18], D26, D[30:27], D35
RBA[2:0]B ª BA[2:0]: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
I
RA[15:0]A ª A[15:0]: SDRAMs D[3:0], D8, D[12:9], D17, D[21:18], D26, D[30:27], D35
S
RA[15:0]B ª A[15:0]: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
T
RRASA_n ª RAS_n: SDRAMs D[3:0], D8, D[12:9], D17, D[21:18], D26, D[30:27], D35
E
RRASB_n ª RAS_n: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
R
RCASA_n ª CAS_n: SDRAMs D[3:0], D8, D[12:9], D17, D[21:18], D26, D[30:27], D35
RCASB_n ª CAS_n: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
/
RWEA_n ª WE_n: SDRAMs D[3:0], D8, D[12:9], D17, D[21:18], D26, D[30:27], D35
P
RWEB_n ª WE_n: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
L
RCKE0A ª CKE[1:0]A_n: SDRAMs D[3:0], D8. D[12:9], D17
L
RCKE0B ª CKE[1:0]B_n: SDRAMs D[21:18], D26, D[30:27], D35
RODT[1:0]A ª ODT0: SDRAMs D[3:0], D8. D[12:9], D17
RODT[1:0]B ª ODT0: SDRAMs D[21:18], D26, D[30:27], D35
CK0_t
CK0_c
CK1_t
CK1_c
120ʃ
120ʃ
CK0A_t_R0 ª CK-t: SDRAMs D[3:0], D8, D[21:18], D26
CK0B_t_R0 ª CK_t: SDRAMs D[7:4], D[25:22]
CK0A_t_R1 ª CK-t: SDRAMs D[12:9], D17, D[30:27], D35
CK0B_t_R1 ª CK_t: SDRAMs D[16:13], D[34:31]
CK0A_c_R0 ª CK_c: SDRAMs D[3:0], D8, D[21:18], D26
CK0B_c_R0 ª CK_c: SDRAMs D[7:4], D[25:22]
CK0A_c_R1 ª CK_c: SDRAMs D[12:9], D17, D[30:27], D35
CK0B_c_R1 ª CK_c: SDRAMs D[16:13], D[34:31]
PAR_IN
Err_Out_n
RESET_n RST_n
RST_n: All SDRAMs
* S[3:2]_n are NC (Note: Otherwise stated differently all resistors values on this base are 22Ω+-5%)
Rev. 0.2 / December 2008
15