MB85RC128A Datasheet, PDF (14/32 Pages) Fujitsu Component Limited. – 128 K (16 K × 8) ビットI2C

MB85RC128A
■ ESD・ラッチアップ
試験項目
ESD HBM ( 人体帯電モデル )
JESD22-A114 準拠
ESD MM ( マシンモデル )
JESD22-A115 準拠
ESD CDM( デバイス帯電モデル )
JESD22-C101 準拠
ラッチアップ ( パルス電流注入法 )
JESD78 準拠
ラッチアップ ( 電源過電圧法 )
JESD78 準拠
ラッチアップ ( 電流法 )
Proprietary method
ラッチアップ (C-V 法 )
Proprietary method
・ ラッチアップ ( 電流法 )
DUT
MB85RC128APNF-G-JNE1
保護抵抗
A
IIN
供試端子
VDD
+
VIN
V
-
DUT
VSS
基準端子
規格値
＋ 2000 V 以上
－ 2000 V 以下
＋ 200 V 以上
－ 200 V 以下





VDD
( 最大定格 )
( 注意事項 ) VIN の電圧を徐々に増加させ , IIN を最大 300 mA まで流し込みます ( または流し出します )。
IIN ＝± 300 mA まで , ラッチアップが発生しないことを確認します。
ただし , I/O に特別な規格があり IIN を 300 mA とすることができない場合は , その特別な規格値まで電圧レベ
ルをあげます。
14
DS501-00018-2v0-J