W972GG6JB Datasheet, PDF (75/87 Pages) Winbond – 16M  8 BANKS  16 BIT DDR2 SDRAM

W972GG6JB
10.12 Burst read interrupt timing: RL =3 (CL=3, AL=0, BL=8)
T0
T1
T2
T3
T4
T5
T6
T7
T8
CLK/CLK
CMD
READ A
NOP
READ B
NOP
NOP
NOP
NOP
NOP
NOP
DQS,
DQS
DQ's
Dout Dout Dout Dout Dout Dout Dout Dout Dout Dout Dout Dout
A0 A1 A2 A3 B0 B1 B2 B3 B4 B5 B6 B7
10.13 Burst write interrupt timing: RL=3 (CL=3, AL=0, WL=2, BL=8)
T0
T1
T2
T3
T4
T5
T6
T7
T8
CLK/CLK
CMD
NOP
Write A
NOP
Write B
NOP
NOP
NOP
NOP
NOP
DQS,
DQS
DQ's
Din Din Din Din Din Din Din Din Din Din Din Din
A0 A1 A2 A3 B0 B1 B2 B3 B4 B5 B6 B7
- 75 -
Publication Release Date: Nov. 29, 2011
Revision A02