S71WS512N Datasheet, PDF (16/18 Pages) SPANSION – Migrating from the S71WS512N to the S71WS512P

Application Note
7. Appendix 2
S29WS256N
Wait State Requirement
2
3
4
5
6
7
—
—
Table 7.1 Wait State Requirements
Max Frequency
0.1 MHz < Freq ≤ 14 MHz
14 MHz < Freq ≤ 27 MHz
27 MHz < Freq ≤ 40 MHz
40 MHz < Freq ≤ 54 MHz
54 MHz < Freq ≤ 67 MHz
67 MHz < Freq ≤ 80 MHz
80 MHz < Freq ≤ 95 MHz
95 MHz < Freq ≤ 108 MHz
S29WS512P
Wait State Requirement
2
3
4
5
6
7
8
9
Figure 7.1 Latency Table for Initial Wait
S29WS256N
S29WS512P
Initial Start
Initial Start
Waits Address
Waits Address
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
2 0x*1
D1 D2 D3 1WS D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
3 0x*2
D2 D3 1WS 1WS D4 D5 D6 D7 D8
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
4 0x*3
5 0x*4
D3 1WS 1WS 1WS D4 D5 D6 D7 D8
D4 D5 D6 D7 D8 D9 D10 D11 D12
2
0x*3
0x*4
D3 D4 D5 D6 D7 D8 D9 D10 D11
D4 D5 D6 D7 D8 D9 D10 D11 D12
6 0x*5
D5 D6 D7 1WS D8 D9 D10 D11 D12
0x*5
D5 D6 D7 D8 D9 D10 D11 D12 D13
7 0x*6
D6 D7 1WS 1WS D8 D9 D10 D11 D12
0x*6
D6 D7 D8 D9 D10 D11 D12 D13 D14
0x*7
D7 1WS 1WS 1WS D8 D9 D10 D11 D12
0x*7
D7 D8 D9 D10 D11 D12 D13 D14 D15
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
Address Data
0x*0
D0
3
0x*3
0x*4
D3 D4 D5 D6 D7 D8 D9 D10 D11
D4 D5 D6 D7 D8 D9 D10 D11 D12
0x*1
D1
0x*5
D5 D6 D7 D8 D9 D10 D11 D12 D13
0x*2
D2
0x*6
D6 D7 D8 D9 D10 D11 D12 D13 D14
0x*3
D3
0x*7
D7 1WS D8 D9 D10 D11 D12 D13 D14
0x*4
D4
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*5
D5
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*6
D6
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
0x*7
D7
0x*8
D8
4
0x*3
0x*4
D3 D4 D5 D6 D7 D8 D9 D10 D11
D4 D5 D6 D7 D8 D9 D10 D11 D12
0x*9
D9
0x*5
D5 D6 D7 D8 D9 D10 D11 D12 D13
0x*A
D10
0x*6
D6 D7 1WS D8 D9 D10 D11 D12 D13
0x*B
D11
0x*7
D7 1WS 1WS D8 D9 D10 D11 D12 D13
0x*C
D12
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*D
D13
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*E
D14
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
0x*F
D15
5
0x*3
0x*4
D3 D4 D5 D6 D7 D8 D9 D10 D11
D4 D5 D6 D7 D8 D9 D10 D11 D12
0x*5
D5 D6 D7 1WS D8 D9 D10 D11 D12
0x*6
D6 D7 1WS 1WS D8 D9 D10 D11 D12
0x*7
D7 1WS 1WS 1WS D8 D9 D10 D11 D12
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
6
0x*3
0x*4
D3 D4 D5 D6 D7 D8 D9 D10 D11
D4 D5 D6 D7 1WS D8 D9 D10 D11
0x*5
D5 D6 D7 1WS 1WS D8 D9 D10 D11
0x*6
D6 D7 1WS 1WS 1WS D8 D9 D10 D11
0x*7
D7 1WS 1WS 1WS 1WS D8 D9 D10 D11
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*2
D2 D3 D4 D5 D6 D7 D8 D9 D10
7
0x*3
0x*4
D3 D4 D5 D6 D7 1WS D8 D9 D10
D4 D5 D6 D7 1WS 1WS D8 D9 D10
0x*5
D5 D6 D7 1WS 1WS 1WS D8 D9 D10
0x*6
D6 D7 1WS 1WS 1WS 1WS D8 D9 D10
0x*7
D7 1WS 1WS 1WS 1WS 1WS D8 D9 D10
0x*0
D0 D1 D2 D3 D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 D8 D9
0x*2
D2 D3 D4 D5 D6 D7 1WS D8 D9
8
0x*3
0x*4
D3 D4 D5 D6 D7 1WS 1WS D8 D9
D4 D5 D6 D7 1WS 1WS 1WS D8 D9
0x*5
D5 D6 D7 1WS 1WS 1WS 1WS D8 D9
0x*6
D6 D7 1WS 1WS 1WS 1WS 1WS D8 D9
0x*7
D7 1WS 1WS 1WS 1WS 1WS 1WS D8 D9
0x*0
D0 D1 D7 D3 D4 D5 D6 D7 D8
0x*1
D1 D2 D3 D4 D5 D6 D7 1WS D8
0x*2
D2 D3 D4 D5 D6 D7 1WS 1WS D8
9
0x*3
0x*4
D3 D4 D5 D6 D7 1WS 1WS 1WS D8
D4 D5 D6 D7 1WS 1WS 1WS 1WS D8
0x*5
D5 D6 D7 1WS 1WS 1WS 1WS 1WS D8
0x*6
D6 D7 1WS 1WS 1WS 1WS 1WS 1WS D8
0x*7
D7 1WS 1WS 1WS 1WS 1WS 1WS 1WS D8
&/.
















$9'
$GGU[ 
'DW D
5'<
$GGU[ 
'DW D
5'<
$GGU[
'DW D
5'<
[ 
[ 
[ 
' ' ' ' ' ' ' ' '
' :6 :6 :6 ' ' ' ' '
' ' ' ' ' :6 ' ' '
16
S71WS512N to S71WS512P
2xWS-N_to_WS-P_AN_01E October 3, 2006