M368L6523CUS Datasheet, PDF (5/25 Pages) Samsung semiconductor – DDR SDRAM Unbuffered Module

256MB, 512MB, 1GB Unbuffered DIMM
DDR SDRAM
256MB, 32M x 64 Non ECC Module (M368L3324CUS) (Populated as 1 bank of x16 DDR SDRAM Module)
Functional Block Diagram
DQS1
DM1
DQS0
DM0
CS0
DQ13
DQ14
DQ12
DQ15
DQ9
DQ10
DQ8
DQ11
DQ0
DQ3
DQ4
DQ7
DQ5
DQ2
DQ1
DQ6
LDQS _CS
LDM
I/O 0
I/O 1
I/O 2
D0
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS5
DM5
DQS0
DM0
DQ41
DQ42
DQ45
DQ43
DQ44
DQ46
DQ40
DQ47
DQ32
DQ35
DQ36
DQ39
DQ33
DQ38
DQ37
DQ34
LDQS _CS
LDM
I/O 0
I/O 1
I/O 2
D2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS3
DM3
DQS0
DM0
DQ29
DQ26
DQ25
DQ30
DQ28
DQ27
DQ24
DQ31
DQ20
DQ23
DQ16
DQ19
DQ17
DQ22
DQ21
DQ18
LDQS _CS
LDM
I/O 0
I/O 1
I/O 2 ^D1
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS3
DM3
DQS0
DM0
DQ57
DQ62
DQ56
DQ58
DQ61
DQ63
DQ60
DQ59
DQ48
DQ51
DQ52
DQ50
DQ49
DQ55
DQ53
DQ54
LDQS _CS
LDM
I/O 0
I/O 1
I/O 2 D3
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
BA0 - BA1
A0 - A12
RAS
CAS
CKE0
WE
V_DDSPD
V_DD/V_DDQ
VREF
V_SS
BA0-BA1: DDR SDRAMs D0 - D3
A0-A12: DDR SDRAMs D0 - D3
RAS: DDR SDRAMs D0 - D3
CAS: DDR SDRAMs D0 - D3
CKE: DDR SDRAMs D0 - D3
WE: DDR SDRAMs D0 - D3
Clock Wiring
Clock
Input
DDR SDRAMs
CK0/CK0
CK1/CK1
CK2/CK2
NC
2 DDR SDRAMs
2 DDR SDRAMs
SPD
D0 - D3
SCL
D0 - D3 _WP
D0 - D3
D0 - D3
Serial PD
A0 A1 A2
SA0 SA1 SA2
SDA
*Clock Net Wiring
D0/D2
R=120Ω
CK1/2
Card
Edge
*If two DRAMs are loaded,
Cap will replace DRAM
Cap
Cap
Cap
D1/D3
Cap
Notes:
1. DQ-to-I/O wiring is shown as recomended but
may be changed.
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms
+ 5%
Rev. 1.0 February. 2005