HYB39SC128800FE Datasheet, PDF (6/20 Pages) Qimonda AG – 128-MBit Synchronous DRAM

Ball No. Name Pin Buffer
Type Type
Function
Data Signals ×8 Organization
2
DQ0 I/O LVTTL Data Signal Bus [15:0]
5
DQ1 I/O LVTTL
8
DQ2 I/O LVTTL
11
DQ3 I/O LVTTL
44
DQ4 I/O LVTTL
47
DQ5 I/O LVTTL
50
DQ6 I/O LVTTL
53
DQ7 I/O LVTTL
Data Signals ×16 Organization
2
DQ0 I/O LVTTL Data Signal Bus [15:0]
4
DQ1 I/O LVTTL
5
DQ2 I/O LVTTL
7
DQ3 I/O LVTTL
8
DQ4 I/O LVTTL
10
DQ5 I/O LVTTL
11
DQ6 I/O LVTTL
13
DQ7 I/O LVTTL
42
DQ8 I/O LVTTL
44
DQ9 I/O LVTTL
45
DQ10 I/O LVTTL
47
DQ11 I/O LVTTL
48
DQ12 I/O LVTTL
50
DQ13 I/O LVTTL
51
DQ14 I/O LVTTL
53
DQ15 I/O LVTTL
Data Mask ×8 Organization
39
DQM I/O LVTTL Data Mask
Data Mask ×16 Organization
39
UDQM I/O LVTTL Data Mask Upper Byte
15
LDQM I/O LVTTL Data Mask Lower Byte
Power Supplies ×8/×16 Organization
9
V_DDQ PWR —
14
V_DD
PWR —
46
V_SSQ PWR —
41
V_SS
PWR —
Power Supply
Power Supply
Power Supply Ground for DQs
Power Supply Ground
Internet Data Sheet
HY[B/I]39SC128[800/160]FE
128-MBit Synchronous DRAM
Rev. 1.1, 2007-02
6
09072006-N4GC-EREN