English
Language : 

HYB18T512161B2F Datasheet, PDF (6/37 Pages) Qimonda AG – 512-Mbit x16 DDR2 SDRAM
Internet Data Sheet
HYB18T512161B2F–20/25
512-Mbit Double-Data-Rate-Two SDRAM
Ball#
L2
L3
L1
M8
M3
M7
N2
N8
N3
N7
P2
P8
P3
M2
P7
R2
Data Signals
G8
G2
H7
H3
H1
H9
F1
F9
C8
C2
D7
D3
D1
D9
B1
B9
Data Strobe
B7
A8
F7
E8
Data Mask
Name
BA0
BA1
NC
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
AP
A11
A12
Ball
Type
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
Buffer
Type
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
Function
Bank Address Bus 1:0
Address Signal 12:0, Address Signal 10/Autoprecharge
DQ0
I/O
DQ1
I/O
DQ2
I/O
DQ3
I/O
DQ4
I/O
DQ5
I/O
DQ6
I/O
DQ7
I/O
DQ8
I/O
DQ9
I/O
DQ10
I/O
DQ11
I/O
DQ12
I/O
DQ13
I/O
DQ14
I/O
DQ15
I/O
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
Data Signal 15:0
Note: Bi-directional data bus. DQ[15:0]
UDQS I/O
UDQS I/O
LDQS I/O
LDQS I/O
SSTL
SSTL
SSTL
SSTL
Data Strobe Upper Byte
Note: UDQS corresponds to the data on DQ[15:8]
Data Strobe Lower Byte
Note: LDQS corresponds to the data on DQ[7:0]
Rev. 1.1, 2007-06
6
05152007-ZYAH-ACMZ