ICSSSTUB32872A Datasheet, PDF (2/18 Pages) Integrated Circuit Systems – 28-Bit Registered Buffer for DDR2

ICSSSTUB32872A
Advance Information
Ball Assignments
28 bit 1:1 Register
A ^{DCKE0 D0}
V _REF
B ^{DCKE1 D1}
GND
C ^D2
DODT1 V_DD
D DODT0 PTYERR GND
E ^D3
D4
V_DD
F ^D5
D6
GND
G PAR_IN RESET V_DD
H CK
DCS0 GND
J CK
K ^D7
DCS1 V_DD
D8
GND
L ^D9
D10
V_DD
M ^D11
D12
GND
N ^D13
D14
V_DD
P ^D15
D16
GND
R ^D17
D18
V_DD
T ^D19
D20
D21
1
2
3
V_DD
GND
V_DD
GND
V_DD
GND
V_DD
GND
V_DD
GND
V_DD
GND
V_DD
GND
V_DD
V_DD
4
QCKE0 QCKE1
Q0
Q1
Q2
Q21
QODT0 QODT1
Q3
Q4
Q5
Q6
NC
QCS0
NC
Q7
Q9
Q11
Q13
Q15
Q17
Q19
NC
QCS1
NC
Q8
Q10
Q12
Q14
Q16
Q18
Q20
5
6
1222F—3/13/07
2