HYMP564R72CP8-E3 Datasheet, PDF (7/26 Pages) Hynix Semiconductor – 240pin Registered DDR2 SDRAM DIMMs based on 512 Mb C ver.

1240pin Registered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
1GB(128Mbx72): HYMP512R72CP8 / HYMP512P72CP8
D Q S0
/ DQS0
DM0, DQS9
/DQS9
/ RS0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ1
/ DQ1
D M 1,D Q S1 0
/D Q S1 0
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
D Q S2
/ DQS2
DM 2,DQS11
/D Q S1 1
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
D Q S3
/ DQS3
DM3,DQS12
/D Q S1 2
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
D Q S8
/ DQS8
DM8,DQS17
/DQS17
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
/S0
/S1
BA0 to BA1
A0 to A13
/RAS
/CAS
/WE
CKE0
CKE1
ODT0
ODT1
/RESET
PCK7
/ RS1
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D0
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
D1
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM _NU /CS
RDQS _{/ RDQS}
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D2
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM _NU /CS
RDQS _{/ RDQS}
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DQS4
/ DQS4
DM4, DQS13
/DQS13
DM
NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D9
DQS / DQS
DQ32
DQ33
DQ34
DQ35
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQ36
DQ37
DQ38
DQ39
DQS5
/ DQS5
DM5, DQS14
/DQS14
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
DQ40
I/ O 1
I/ O 2
I/ O 3
I/ O 4
D 10
z
DQ41
DQ42
DQ43
DQ44
I/ O 5
DQ45
I/ O 6
I/ O 7
DQ46
DQ47
DQS6
/ DQS6
DM6, DQS15
/DQS15
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
DQ48
I/ O 1
I/ O 2
D 11
DQ49
DQ50
I/ O 3
DQ51
I/ O 4
DQ52
I/ O 5
DQ53
I/ O 6
I/ O 7
DQ54
DQ55
DQS7
/ DQS7
DM7, DQS16
/DQS16
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D 12
DQ56
DQ57
DQ58
DQ59
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQ60
DQ61
DQ62
DQ63
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D4
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D13
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
D5
I/ O 3
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D14
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D6
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D15
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM NU /CS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D7
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DQS / DQS
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D16
I/ O 4
I/ O 5
I/ O 6
I/ O 7
SCL
SCL
WP
Serial PD
VDD SPD
SDA
VDD/VDDQ
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D8
I/ O 4
I/ O 5
I/ O 6
I/ O 7
DM
NU /CS DQS / DQS
RDQS / RDQS
I/ O 0
I/ O 1
I/ O 2
I/ O 3
D 17
I/ O 4
I/ O 5
I/ O 6
I/ O 7

3
&
(
*
4
5
&
3
/ RST
/RS0 to /CS : SDRAMs D0 - D8
/RS1 to /CS : SDRAMs D9 - D17
/RBA0 to RBA1 = > BA0 -BA1 : SDRAMs D0-D17
/RA0 to RA12 = > A0 -A12 : SDRAMs D0-D17
/RRAS = > /RAS: SDRAMs D0-D17
/RCAS = > /CAS: SDRAMs D0-D17
/RWE = > /WE: SDRAMs D0-D17
RCKE0 = > CKE0: SDRAMs D0-D8
RCKE1 = > CKE1: SDRAMs D9-D17
RODT0 = > ODT0: SDRAMs D0-D8
RODT1 = > ODT1: SDRAMs D9-D17
/PCK7
A0
SA0
CK0
/CK0
A1
SA1
1
-
-
A1
SA2
VREF
VSS
PCK0 to PCK6, PCK8,PCK9 = > CK : SDRAMx D0-D17
/PCK0 to /PCK6, /PCK8,/PCK9 = > /CK : SDRAMx D0-D17
/RESET
PCK7 = > CK: Register
0&



/PCK7 = > /CK: Register
Signals for Address and Command Parity Function
PAR_IN
VSS
VDD
100K ohms
C0
C1
PAR_IN
Register A
PPO
/QERR
VDD
VDD
C0
C1
PAR_IN
Register B
PPO
/QERR
The resistors on Par_In, A13, A14, A15, BA2 and
the signal line of Err_Out refer to the section:
tRegister Options for Unused Address inputsu
Notes:
1. Register values are 22 Ohms +/- 5%.
2. /RS0 and /RS1 alternate between the back and front sides of the DIMM
Serial
PD
D O- D 1 7
D O- D 1 7
D O- D 1 7
/Err-Out
Rev. 0.2 / Sep. 2008
7