HYMP112P72CP8-C4 Datasheet, PDF (6/32 Pages) Hynix Semiconductor – 240pin Registered DDR2 SDRAM DIMMs

1240pin Registered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
1GB(128Mbx72) : HYMP112[R,P]72CP8
RS0
DQS0
DQS0
DM0/DQS9
DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DQS1
DM1/DQS10
DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DQS2
DM2/DQS11
DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DQS3
DM3DQS12
DQS12
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS8
DQS8
DM8/DQS17
DQS17
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D0
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D1
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D3
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D8
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS4
DQS4
DM4/DQS13
DQS13
DQ32
DQ33
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQS5
DQS5
DM5/DQS14
DQS14
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DQS6
DM6/DQS15
DQS15
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DQS7
DM7/DQS16
DQS16
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D4
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D5
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
Serial PD
SCL
SDA
WP A0 A1 A2
SA0 SA1 SA2
VDDSPD
VDD/VDDQ
VREF
VSS
SPD
D0–D8
D0–D8
D0–D8
Note:
1. DQ-to-I/O wiring may be changed within a nibble.
2. Unless otherwise noted, resistor values are 22 Ohms ‚ 5%.
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
D6
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM/ NU/ CS DQS DQS
RDQS RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D7
The resistors on Par_In,A13,A14,A15,BA2 and the
signal line of Err_Out refer to the section:
“Register Options for Unused Address inputs”
Signals for Address and Command Parity Function
Vss
VSS
PAR_IN
Kʃ
Register
C0
C1
PAR_IN
PPO
QERR
Err_Out
S0*
BA0-BA2**
A0-A15**
RAS
CAS
WE
CKE0
ODT1
RESET
PCK7
PCK7
1:2
R
E
G
I
S
T
R
E
RST
RS0 -> CS: SDRAMs D0-D8
RBA-RBA2 -> BA0-BA2: SDRAMs D0-D8
RA0-RA15 -> A0-A15: SDRAMs D0-D8
RRAS -> RAS: SDRAMs D0-D8
RCAS -> CAS: SDRAMs D0-D8
RWE -> WE: SDRAMs D0-D8
RCKE0 -> CKE0: SDRAMs D0-D8
RODT0 -> ODT0: SDRAMs D0-D8
CK0
P
CK0
L
L
RESET ^OE
PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D8
PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D8
PCK7 -> CK: Register
PCK7 -> CK: Register
* S0 connects to DCS of VDD connects to CSR on the register. S1, CKE1 and ODT1 are NC.
** A13-15, BA2 have the optional pull down resistors (100K ohms), which is not indicated here.
Rev. 0.7 / Jun. 2009
6