HY5V52F Datasheet, PDF (3/13 Pages) Hynix Semiconductor – 4Banks x 2M x 32bits Synchronous DRAM

Ball CONFIGURATION
Preliminary
HY5V52(L)F(P) Series
4Banks x 2M x 32bits Synchronous DRAM
1
2 34
5
67
8
9
A
DQ26
DQ24
VSS
B
DQ28
VDDQ
VSSQ
C
VSSQ
DQ27
DQ25
D
VSSQ
DQ29
DQ30
E
VDDQ
DQ31
NC
F
VSS
DQM3
A3
G
A4
A5
A6
H
A7
A8
NC
J
CLK
CKE
A9
K
DQM1
NC
NC
L
VDDQ
DQS
VSS
M
VSSQ
DQ10
DQ9
N
VSSQ
DQ12
DQ14
P
DQ11
VDDQ
VSSQ
R
DQ13
DQ15
VSS
TOP
View
VDD
DQ23
DQ21
VDDQ
VSSQ
DQ19
DQ22
DQ20
VDDQ
DQ17
DQ18
VDDQ
NC
DQ16
VSSQ
A2
DQM2
VDD
A10
A0
A1
NC
BA1
A11
BA0
/CS
/RAS
/CAS
/WE
DQM0
VDD
DQ7
VSSQ
DQ6
DQ5
VDDQ
DQ1
DQ3
VDDQ
VDDQ
VSSQ
DQ4
VDD
DQ0
DQ2
Rev. 0.1 / June. 2004
3