HMT41GU6MFR8A Datasheet, PDF(12/57 Page) Hynix Semiconductor – DDR3L SDRAM Unbuffered DIMMs Based on 4Gb M-Die

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HMT41GU6MFR8A Datasheet, PDF (12/57 Pages) Hynix Semiconductor – DDR3L SDRAM Unbuffered DIMMs Based on 4Gb M-Die

◁

2GB, 256Mx72 Module(1Rank of x8)

DQS0

DM0

DQS1

DM1

DQS2

DM2

DQS3

DM3

DQS8

DM8

BA0âBA2

A0âA15

RAS

CAS

CKE0

ODT0

CK0

RESET

DM CS DQS DQS

DQ0

I/O 0

DQ1

I/O 1

DQ2

I/O 2

DQ3

I/O 3

DQ4

I/O 4

DQ5

I/O 5

DQ6

I/O 6

DQ7

I/O 7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

DQS4

DM4

DQS5

DM5

DQS6

DM6

DQS7

DM7

DM CS DQS DQS

CB0

I/O 0

SCL

CB1

I/O 1

CB2

I/O 2

EVENT

CB3

I/O 3

CB4

I/O 4

CB5

I/O 5

CB6

I/O 6

CB7

I/O 7

BA0âBA2: SDRAMs D0âD8

A0âA15: SDRAMs D0âD8 VDDSPD

RAS: SDRAMs D0âD8

CAS: SDRAMs D0âD8

VDD/VDDQ

CKE: SDRAMs D0âD8

WE: SDRAMs D0âD8

ODT: SDRAMs D0âD8

VREFDQ

VSS

CK: SDRAMs D0âD8

VREFCA

RESET: SDRAMs D0-D8

SPD(TS integrated)

EVENT

A0 A1 A2

SA0 SA1 SA2

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

SDA

SPD

D0âD8

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

Notes:

1. DQ-to-I/O wiring is shown as recom-

mended but may be changed.

2. DQ/DQS/DQS/ODT/DM/CKE/S rela-

tionships must be maintained as

shown.

3. DQ,CB,DM,DQS/DQS resistors;Refer

to associated topology diagram.

4. Refer to the appropriate clock wiring

topology under the DIMM wiring

details section of this document.

5. For each DRAM, a unique ZQ resistor

is connected to ground.The ZQ resis-

tor is 240ohm+-1%

6. One SPD exists per module.

Rev. 1.2 / Jul. 2013

▷