TMS320C6671_16 Datasheet, PDF (98/238 Pages) Texas Instruments – Fixed and Floating-Point Digital Signal Processor

TMS320C6671
Fixed and Floating-Point Digital Signal Processor
SPRS756E—March 2014
Allowed connections on TeraNet 2A and TeraNet 3A are summarized in the table below.
Intersecting cells may contain one of the following:
• Y — There is a direct connection between this master and that slave.
• - — There is NO connection between this master and that slave.
• n — A numeric value indicates that the path between this master and that slave goes through bridge n.
Table 4-1
Data Switch Fabric Connection Matrix
Slaves
Masters
HyperLink_Master
EDMA3CC0_TC0_RD
EDMA3CC0_TC0_WR
EDMA3CC0_TC1_RD
EDMA3CC0_TC1_WR
EDMA3CC1_TC0_RD
EDMA3CC1_TC0_WR
EDMA3CC1_TC1_RD
EDMA3CC1_TC1_WR
EDMA3CC1_TC2_RD
EDMA3CC1_TC2_WR
EDMA3CC1_TC3_RD
EDMA3CC1_TC3_WR
EDMA3CC2_TC0_RD
EDMA3CC2_TC0_WR
EDMA3CC2_TC1_RD
EDMA3CC2_TC1_WR
EDMA3CC2_TC2_RD
EDMA3CC2_TC2_WR
EDMA3CC2_TC3_RD
EDMA3CC2_TC3_WR
SRIO packet DMA
SRIO_Master
PCIe_Master
NETCP packet DMA
MSMC_Data_Master
QM packet DMA
QM_Second
DebugSS_Master
TSIP0_Master
TSIP1_Master
End of Table 4-1
-
Y
Y
1
1
1
1
1
1
1
Y
Y
Y
2
2
2
2
2
2
-
Y
Y
Y
2
2
-
2
2
2
-
Y
Y
Y
3
3
3
3
3
3
-
Y
Y
Y
3
3
-
3
3
3
-
5
5
5
Y
Y
Y
Y
Y
Y
-
5
5
5
Y
Y
-
Y
Y
Y
-
6
6
6
Y
Y
Y
Y
Y
Y
Y
6
6
6
Y
Y
-
Y
Y
Y
Y
7
7
7
Y
Y
Y
Y
Y
Y
-
7
7
7
Y
Y
-
Y
Y
Y
-
8
8
8
Y
Y
Y
Y
Y
Y
-
8
8
8
Y
Y
-
Y
Y
Y
-
9
9
9
Y
Y
Y
Y
Y
Y
-
9
9
9
Y
Y
-
Y
Y
Y
-
10
10
10
Y
Y
Y
Y
Y
Y
Y
10
10
10
Y
Y
-
Y
Y
Y
Y
5
5
5
Y
Y
Y
Y
Y
Y
-
5
5
5
Y
Y
-
Y
Y
Y
-
6
6
6
Y
Y
Y
Y
Y
Y
-
6
6
6
Y
Y
-
Y
Y
Y
-
-
9
9
Y
-
-
-
Y
-
Y
9
9
9
Y
-
-
Y
Y
-
Y
7
7
7
Y
-
-
Y
Y
-
Y
-
10
10
Y
-
-
-
-
-
Y
Y
-
-
4
4
4
4
4
4
4
8
8
8
Y
-
-
-
-
-
Y
8
8
8
Y
-
-
-
-
-
-
10
10
10
Y
Y
Y
Y
Y
Y
Y
-
5
5
Y
-
-
-
-
-
-
-
5
5
Y
-
-
-
-
-
-
98 System Interconnect
Copyright 2014 Texas Instruments Incorporated
Submit Documentation Feedback