ADS6445-EP_13 Datasheet, PDF (47/66 Pages) Texas Instruments – QUAD CHANNEL, 14 BIT, 125/105 MSPS ADC WITH SERIAL LVDS OUTPUTS

www.ti.com
ADS6445-EP
ADS6444-EP
SLAS573C – FEBRUARY 2008 – REVISED MAY 2013
Input Clock,
CLKP/M
Freq = Fs
Frame Clock,
FCLKP/M
Freq = 1 ´ Fs
Bit Clock – SDR,
DCLKP/M
Freq = 8 ´ Fs
Bit Clock – DDR,
DCLKP/M
Freq = 4 ´ Fs
Output Data D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
DA0, DB0, DC0, DD0 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7)}
Output Data
0
0 D13 D12 D11 D10 D9 D8 0
0 D13 D12 D11 D10 D9 D8
DA1, DB1, DC1, DD1 ^{(D8) (D9) (D10) (D11) (D12) (D13) (0) (0) (D8) (D9) (D10) (D11) (D12) (D13) (0) (0)}
Data Rate = 8 ´ Fs
Output Data 0 D12 D10 D8 D6 D4 D2 D0 0 D12 D10 D8 D6 D4 D2 D0
DA0, DB0, DC0, DD0 ^{(D0) (D2) (D4) (D6) (D8) (D10) (D12) (0) (D0) (D2) (D4) (D6) (D8) (D10) (D12) (0)}
Output Data 0 D13 D11 D9 D7 D5 D3 D1 0 D13 D11 D9 D7 D5 D3 D1
DA1, DB1, DC1, DD1 ^{(D1) (D3) (D5) (D7) (D9) (D11) (D13) (0) (D1) (D3) (D5) (D7) (D9) (D11) (D13) (0)}
Output Data
0
0 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
DA0, DB0, DC0, DD0 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (D12) (D13) (0) (0)}
Output Data
0
0 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
DA1, DB1, DC1, DD1 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (D12) (D13) (0) (0)}
Data Bit in MSB First Mode
D13
(D3)
Data Bit in LSB First Mode
White Cells – Sample N
Grey Cells – Sample N + 1
T0226-02
Figure 59. 2-Wire Interface 16× Serialization
Copyright © 2008–2013, Texas Instruments Incorporated
Submit Documentation Feedback
47
Product Folder Links: ADS6445-EP ADS6444-EP