THC63LVD1024 Datasheet, PDF (10/23 Pages) THine Electronics, Inc. – 135MHz 67Bits LVDS Receiver

THC63LVD1024_Rev.2.4_E
Switching Characteristics
Symbol
t_RCP
t_RCH
t_RCL
t_DOUT
t_RS
t_RH
t_TLH
t_THL
t_SK
t_RIP1
Parameter
CLKOUT Period (Fig4)
CLKOUT High Time
(Fig4)
CLKOUT Low Time
(Fig4)
TTL Data OUT Period (Fig5,6)
TTL Data Setup to CLKOUT(Fig5,6)
TTL Data Hold to CLKOUT(Fig5,6)
TTL Low to High Transition Time
(Fig 3)
TTL High to Low Transition Time
(Fig 3)
Receiver Skew
Margin
(Fig7)
t_RCIP=65MHz
t_RCIP=85MHz
t_RCIP=108MHz
t_RCIP=135MHz
Input Data Position0
(Fig7)
t_RIP0
Input Data Position1 (Fig7)
t_RIP6
Input Data Position2 (Fig7)
t_RIP5
Input Data Position3 (Fig7)
t_RIP4
Input Data Position4 (Fig7)
t_RIP3
Input Data Position5 (Fig7)
t_RIP2
t_RPLL
t_RCD
t_RCIP
t_DEINT
t_DEH
t_DEL
Input Data Position6 (Fig7)
Phase Lock Loop Set (Fig8)
RCLK +/- to CLK OUT Delay (Fig9)
MODE<1:0>=LL DK=L, 75MHz
CLKIN Period (Fig7)
MODE<1:0>=HL
(Single IN/ Dual
OUT Mode) Only
DE input period
(Fig9-1)
DE input High
time (Fig9-1)
DE input Low
time (Fig9-1)
Min.
6.67
6.67
0.45t_DOUT -0.45
0.45t_DOUT -0.45
-650
-450
-250
-170
-t_SK
t--_{R----C----I--P-}
7
–
t_SK
2 ^t--R----^C----^I--^P-
7
–
t_SK
3 ^t--R----^C----^I--^P-
7
–
t_SK
4 ^t--R----^C----^I--^P-
7
–
t_SK
5 ^t--R----^C----^I--^P-
7
–
t_SK
6 ^t--R----^C----^I--^P-
7
–
t_SK
89.7
7.4
4t_RCIP
2t_RCIP
2t_RCIP
Typ.
T
T---
2
T---
2
T
0.7
V_CC=VCC=PVCC=LVCC
Max.
Units
250
ns
ns
ns
250
ns
ns
ns
1.0
ns
0.7
1.0
ns
0
650
ps
0
450
ps
0
250
ps
0
170
ps
0
+t_SK
ns
t--_{R----C----I-P--}
7
2 ^t--R----^C----^I-^P--
7
3 ^t--R----^C----^I-^P--
7
4 ^t--R----^C----^I-^P--
7
5 ^t--R----^C----^I-^P--
7
6 ^t--R----^C----^I-^P--
7
t--_{R----C----I--P-}
7
+
t_SK
ns
2 ^t--R----^C----^I--^P-
7
+
t_SK
ns
3 ^t--R----^C----^I--^P-
7
+
t_SK
ns
4 ^t--R----^C----^I--^P-
7
+
t_SK
ns
5 ^t--R----^C----^I--^P-
7
+
t_SK
ns
6 ^t--R----^C----^I--^P-
7
+
t_SK
ns
10.0
ms
94
ns
125.0
ns
t_RCIP*(2n)
ns
n= integer
ns
ns
Copyright©2012 THine Electronics, Inc.
10/23
THine Electronics, Inc.