K4D28163HD Datasheet, PDF (4/16 Pages) Samsung semiconductor – 128Mbit DDR SDRAM

K4D28163HD
PIN CONFIGURATION (Top View)
128M DDR SDRAM
VDD
DQ 0
VD D Q
DQ 1
DQ 2
VS S Q
DQ 3
DQ 4
VD D Q
DQ 5
DQ 6
VS S Q
DQ 7
NC
VD D Q
LDQS
NC
VDD
NC
LDM
WE
CAS
RAS
CS
NC
BA0
BA1
AP/A1 0
A0
A1
A2
A3
VDD
1
66
2
65
3
64
4
63
5
62
6
61
7
60
8
59
9
58
10
66 PIN TSOP(II)
57
11 _{(400mil x 875mil)} 56
12
55
(0.65 mm Pin Pitch)
13
54
14
53
15
52
16
51
17
50
18
49
19
48
20
47
21
46
22
45
23
44
24
43
25
42
26
41
27
40
28
39
29
38
30
37
31
36
32
35
33
34
VS S
DQ 1 5
VSSQ
DQ 1 4
DQ 1 3
VDDQ
DQ 1 2
DQ 1 1
VSSQ
DQ 1 0
DQ 9
VDDQ
DQ 8
NC
VSSQ
UDQS
NC
VR E F
VS S
UDM
CK
CK
CKE
NC
NC
A1 1
A9
A8
A7
A6
A5
A4
VS S
PIN DESCRIPTION
CK,CK
CKE
CS
RAS
CAS
WE
LDQS,UDQS
LDM,UDM
RFU
Differential Clock Input
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data Strobe
Data Mask
Reserved for Future Use
BA0, BA1
A0 ~A11
D Q0 ~ DQ15
VDD
VSS
VDDQ
VSSQ
NC
-4-
Bank Select Address
Address Input
Data Input/Output
Power
Ground
Power for DQ’s
Ground for DQ’s
No Connection
Rev. 1.4(Aug. 2002)