PD46184182B_15 Datasheet, PDF (3/34 Pages) Renesas Technology Corp – 18M-BIT DDR II SRAM 2-WORD BURST OPERATION

μPD46184182B, μPD46184362B
Pin Arrangement
165-pin PLASTIC BGA (13 x 15)
(Top View)
[μPD46184182B]
1M x 18
1
2
3
4
5
6
7
8
A CQ# VSS/72M
A
R, W# BW1# K# NC/144M LD#
B NC DQ9 NC
A NC/288M K
BW0#
A
C NC
NC
NC
VSS
A
A0
A
VSS
D NC
NC DQ10 VSS
VSS
VSS
VSS
VSS
E NC
NC
DQ11 VDDQ
VSS
VSS
VSS
VDDQ
F NC
DQ12
NC
VDDQ
VDD
VSS
VDD
VDDQ
G NC
NC
DQ13 VDDQ
VDD
VSS
VDD
VDDQ
H DLL# VREF VDDQ VDDQ
VDD
VSS
VDD
VDDQ
J NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
K NC
NC
DQ14 VDDQ
VDD
VSS
VDD
VDDQ
L NC
DQ15
NC
VDDQ
VSS
VSS
VSS
VDDQ
M NC
NC
NC
VSS
VSS
VSS
VSS
VSS
N NC
NC DQ16 VSS
A
A
A
VSS
P NC
NC DQ17
A
A
C
A
A
R TDO TCK
A
A
A
C#
A
A
9
A
NC
NC
NC
NC
NC
NC
VDDQ
NC
NC
NC
NC
NC
NC
A
10
VSS/36M
NC
DQ7
NC
NC
NC
NC
VREF
DQ4
NC
NC
DQ1
NC
NC
TMS
11
CQ
DQ8
NC
NC
DQ6
DQ5
NC
ZQ
NC
DQ3
DQ2
NC
NC
DQ0
TDI
A0, A
DQ0 to DQ17
LD#
R, W#
BW0#, BW1#
K, K#
C, C#
CQ, CQ#
ZQ
DLL#
: Address inputs
: Data inputs / outputs
: Synchronous load
: Read Write input
: Byte Write data select
: Input clock
: Output clock
: Echo clock
: Output impedance matching
: PLL disable
TMS
TDI
TCK
TDO
VREF
VDD
VDDQ
VSS
NC
NC/xxM
: IEEE 1149.1 Test input
: IEEE 1149.1 Test input
: IEEE 1149.1 Clock input
: IEEE 1149.1 Test output
: HSTL input reference input
: Power Supply
: Power Supply
: Ground
: No connection
: Expansion address for xxMb
Remarks 1. ×××# indicates active LOW.
2. Refer to Package Dimensions for the index mark.
3. 2A, 7A, 10A and 5B are expansion addresses : 10A for 36Mb
: 10A and 2A for 72Mb
: 10A, 2A and 7A for 144Mb
: 10A, 2A, 7A and 5B for 288Mb
2A and 10A of this product can also be used as NC.
R10DS0114EJ0200 Rev.2.00
Nov 09, 2012
Page 3 of 34