HYS72T512420EFA Datasheet, PDF (29/37 Pages) Qimonda AG – 240-Pin Fully-Buffered DDR2 SDRAM Modules DDR2 SDRAM RoHS Compliant Products

Internet Data Sheet
HYS72T512420EFA–[25F/3S]–C
Fully-Buffered DDR2 SDRAM Modules
Product Type
Organization
Label Code
JEDEC SPD Revision
Byte# Description
30
31
32
33
34
35
36
37
38
39
40
41
42 - 78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94 - 97
98
99
100
101
Terminations Supported
Drive Strength Supported
t_REFI (avg. SDRAM Refresh Period)
T_CASE.MAX Delta / ΔT_4R4W Delta
Psi(T-A) DRAM
ΔT₀ (DT0) DRAM
ΔT_2Q (DT2Q) DRAM
ΔT_2P (DT2P) DRAM
ΔT_3N (DT3N) DRAM
ΔT_4R (DT4R) / ΔT_4R4W Sign (DT4R4W) DRAM
ΔT_5B (DT5B) DRAM
ΔT₇ (DT7) DRAM
Not used
FBDIMM ODT Values
Not used
Channel Protocols Supported LSB
Channel Protocols Supported MSB
Back-to-Back Access Turnaround Time
AMB Read Access Delay for DDR2-800
AMB Read Access Delay for DDR2-667
AMB Read Access Delay for DDR2-533
Psi(T-A) AMB
ΔT_{Idle_0} (DT Idle_0) AMB
ΔT_{Idle_1} (DT Idle_1) AMB
ΔT_{Idle_2} (DT Idle_2) AMB
ΔT_{Active_1} (DT Active_1) AMB
ΔT_{Active_2} (DT Active_2) AMB
ΔT_L0s (DT L0s) AMB
Not used
AMB Junction Temperature Maximum (T_jmax)
Category Byte
Not used
AMB Personality Bytes: Pre-initialization (1)
HYS72T512420EFA–3S–C
4 GByte
×72
2 Ranks (×4)
PC2–5300F–555
Rev. 1.1
HEX
07
01
C2
56
60
3C
24
2B
28
42
24
2C
00
22
00
02
00
10
54
50
44
26
3F
50
54
57
53
00
00
11
CA
00
D5
Rev.1.20, 2007-10-19
29
03202007-06NE-DYYI