HYS72T64400HFA Datasheet, PDF (27/47 Pages) Qimonda AG – 240-Pin Fully-Buffered DDR2 SDRAM Modules

Product Type
Internet Data Sheet
HYS72T[64/128/256]4[00/20]HFA–[2.5/3S/3.7]–B
Fully-Buffered DDR2 SDRAM Modules
Organization
Label Code
JEDEC SPD Revision
Byte# Description
39
40
41
42 - 78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94 - 97
98
99
100
101
102
103
∆T_4R (DT4R) / ∆T_4R4W Sign (DT4R4W) DRAM
∆T_5B (DT5B) DRAM
∆T₇ (DT7) DRAM
Not used
FBDIMM ODT Values
Not used
Channel Protocols Supported LSB
Channel Protocols Supported MSB
Back-to-Back Access Turnaround Time
AMB Read Access Delay for DDR2-800
AMB Read Access Delay for DDR2-667
AMB Read Access Delay for DDR2-533
Psi(T-A) AMB
∆T_{Idle_0} (DT Idle_0) AMB
∆T_{Idle_1} (DT Idle_1) AMB
∆T_{Idle_2} (DT Idle_2) AMB
∆T_{Active_1} (DT Active_1) AMB
∆T_{Active_2} (DT Active_2) AMB
∆T_L0s (DT L0s) AMB
Not used
AMB Junction Temperature Maximum (T_jmax)
Category Byte
Not used
AMB Personality Bytes: Pre-initialization (1)
AMB Personality Bytes: Pre-initialization (2)
AMB Personality Bytes: Pre-initialization (3)
512MB
1 GByte
2 GByte
×72
×72
×72
1 Rank (×8)
2 Ranks (×8)
2 Ranks (×4)
PC2–6400F–666 PC2–6400F–666 PC2–6400F–666
Rev. 1.1
Rev. 1.1
Rev. 1.1
HEX
5A
22
25
00
01
00
02
00
20
54
50
44
26
3F
50
54
57
53
00
00
11
CA
00
D5
60
08
HEX
5A
22
25
00
21
00
02
00
20
54
50
44
26
3F
50
54
57
53
00
00
11
49
00
D5
60
08
HEX
5A
22
25
00
21
00
02
00
20
54
50
44
26
3F
50
54
57
53
00
00
11
49
00
D5
60
08
Rev.1.01, 2007-06-20
27
10062006-RQWY-GI6S