MT49H8M36 Datasheet, PDF (33/49 Pages) Micron Technology – 288Mb CIO Reduced Latency

288Mb: x36, x18, x9 2.5V VEXT, 1.8V VDD, HSTL, RLDRAM II
Address Mapping
Address Mapping
The address mapping is described in Table 13 as a function of data width and burst
length.
Table 13: Address Mapping in Multiplexed Address Mode
Note 1
Data
Width
x36
Burst
Length
BL = 2
BL = 4
x18 BL = 2
BL = 4
BL = 8
x9
BL = 2
BL = 4
BL = 8
Ball A0² A3
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay A20 A1
Ax
A0
A3
Ay
X
A1
Ax
A0
A3
Ay
X
A1
Address
A4
A5³
A8
A9 A10
A4
A5
A8
A9 A10
A2
X
A6
A7
X
A4
A5
A8
A9 A10
A2
X
A6
A7
X
A4
A5
A8
A9 A10
A2
X
A6
A7 A19
A4
A5
A8
A9 A10
A2
X
A6
A7
X
A4
A5
A8
A9 A10
A2
X
A6
A7
X
A4
A5
A8
A9 A10
A2
X
A6
A7 A19
A4
A5
A8
A9 A10
A2
X
A6
A7 A19
A4
A5
A8
A9 A10
A2
X
A6
A7
X
Notes: 1. X means “Don’t Care.”
2. Reserved for A20 expansion in multiplexed mode.
3. Reserved for A21 expansion in multiplexed mode.
A13
A13
A11
A13
A11
A13
A11
A13
A11
A13
A11
A13
A11
A13
A11
A13
A11
A14
A14
A12
A14
A12
A14
A12
A14
A12
A14
A12
A14
A12
A14
A12
A14
A12
A17
A17
A16
A17
A16
A17
A16
A17
A16
A17
A16
A17
A16
A17
A16
A17
A16
A18
A18
A15
X
A15
A18
A15
A18
A15
X
A15
A18
A15
A18
A15
A18
A15
PDF: 09005aef80a41b46/Source: 09005aef809f284b
MT49H8M36_2.fm - Rev. H 8/05 EN
33
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002 Micron Technology, Inc. All rights reserved.