HYS64D16000GU-7-A Datasheet, PDF(13/30 Page) Infineon Technologies AG

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS64D16000GU-7-A Datasheet, PDF (13/30 Pages) Infineon Technologies AG – Unbuffered DDR SDRAM-Modules

◁

HYS[64/72]D[16000/32020]GU-[7/8]-A

Unbuffered DDR SDRAM-Modules

Pin Configuration

DQS0

DM0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQS1

DM1

DQS2

DM2

DQS3

DM3

DQS8

DM8

BA0 - BA1

A0 - A13

RAS

CAS

CKE0

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DM S DQS

CB0

I/O 0

CB1

I/O 1

CB2

I/O 2

CB3

I/O 3

CB4

I/O 4

CB5

I/O 5

CB6

I/O 6

CB7

I/O 7

BA0-BA1: SDRAMs D0 - D8

A0-A13: SDRAMs D0 - D8 VDDSPD

RAS: SDRAMs D0 - D8 VDD/VDDQ

CAS: SDRAMs D0 - D8

CKE: SDRAMs D0 - D8

WE: SDRAMs D0 - D8

VREF

VSS

VDDID

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQS6

DM6

DQS7

DM7

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

Serial PD

SCL

A0 A1 A2

SDA

* Clock Wiring

Clock

Input

SDRAMs

*CK0/CK0

*CK1/CK1

*CK2/CK2

3 SDRAMs

SA0 SA1 SA2

* Wire per Clock Loading

Table/Wiring Diagrams

Notes:

1. DQ-to-I/O wiring is shown as recommended

but may be changed.

SPD 2. DQ/DQS/DM/CKE/S relationships must be

maintained as shown.

D0 - D8 3. DQ, DQS, DM/DQS resistors: 22 ohms Â± 5%.

D0 - D8

Strap: see Note 4

4. VDDID strap connections

(for memory device VDD, VDDQ):

STRAP OUT (OPEN): VDD = VDDQ

STRAP IN (VSS): VDD â VDDQ.

5. BAx, Ax, RAS, CAS, WE resistors: 5.1 ohm

+5%

Figure 3 Block Diagram: One Rank 16M Ã 72 DDR SDRAM DIMM Module HYS72D16000GU using Ã8

organized SDRAMs

Data Sheet

Rev. 1.03, 2004-01

10292003-WLD7-IJ5Z

▷