HYMP112P72CP8L-C4 Datasheet, PDF(8/27 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMP112P72CP8L-C4 Datasheet, PDF (8/27 Pages) Hynix Semiconductor – 240pin DDR2 VLP Registered DIMMs

◁

1240pin DDR2 VLP Registered DIMMs

FUNCTIONAL BLOCK DIAGRAM

4GB(256Mbx72) : HYMP351P72CMP4L

VSS

RS0

RS1

DQS0

DQ0

DQ1

DQ2

DQ3

DQS1

DQ8

DQ9

DQ10

DQ11

DQS2

DQ16

DQ17

DQ18

DQ19

DQS3

DQ24

DQ25

DQ26

DQ27

DQS8

CB0

CB1

CB2

CB3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D18

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D19

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D20

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D21

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D26

DQS9

DQ4

DQ5

DQ6

DQ7

DQS10

DQ12

DQ13

DQ14

DQ15

DQS11

DQ20

DQ21

DQ22

DQ23

DQS12

DQ28

DQ29

DQ30

DQ31

DQS17

CB4

CB5

CB6

CB7

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D10

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D11

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D27

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D28

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D29

Serial PD

SCL

SDA

WP A0 A1 A2

SA0 SA1 SA2

VDD SPD

VDD/VDDQ

VREF

VSS

SDA

Serial PD

D0âD35

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D12

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D30

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D17

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D35

CK0

RESET OE

PCK0 to PCK6, PCK8, PKC9

Âª CK: SDRAMs D0-D35

PCK0 to PCK6, PCK8, PCK9

Âª CK: SDRAMs D0-D35

PCK7 Âª CK: Register

PCK7 Âª CK: Resgister

RS0

RS1

DQS4

DQ32

DQ33

DQ34

DQ35

DQS5

DQ40

DQ41

DQ42

DQ43

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D22

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D23

DQS13

DQ36

DQ37

DQ38

DQ39

DQS14

DQ44

DQ45

DQ46

DQ47

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D13

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D31

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D14

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D32

DQS6

DQ48

DQ49

DQ50

DQ51

DQS7

DQ56

DQ57

DQ58

DQ59

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D24

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D25

DQS15

DQ52

DQ53

DQ54

DQ55

DQS16

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D15

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D33

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D16

DM CS DQS DQS The resistors on Par_In, A13, A14, A15, BA2

I/O 0

I/O 1

I/O 2

D34

and signal line of Err_Out refer to the section:

âRegister Options for Unused Address inputsâ

I/O 3

S0*

S1*

BA0-BA2***

A0-A15***

RAS

CAS

CKE0

CKE

ODT0

ODT1

RESET**

PCK7**

RS0 -> CS: SRAMSs D0-D17

Signals for Address and Command Parity Function

1:2

RS1 -> CS: SRAMSs D18-D35

Vss

VDD

E RBA0-RBA2 -> BA0-BA2: SDRAMs D0-D35

G RA0-RA15 -> A0-A15: SDRAMs D0-D35****

S RRAS -> RAS: SDRAMs D0-D35

VSS

PAR_IN

100K ohms

PARIN1

PARIN2

PRO1

PRO2

VDD

PARIN1

PARIN2

PTYERR1

PTYERR2

0 ohm

Err_Out

T RCAS -> CAS: SDRAMs D0-D35

RWE -> WE: SDRAMs D0-D35

RCKE0 -> CKE: SDRAMs D0-D17

0 Ohm resistor on Err_Out is not populated for non-parity card.

RCKE1 -> CKE: SDRAMs D18-D35

Notes:

RODT0 -> ODT0: SDRAMs D0-D17

1. DQ-to-I/O wiring may be changed within a nibble.

RODT1 -> ODT1: SDRAMs D18-D35

2. Unless otherwise noted, resistor values are 22 ohms +/-5%.

RST

3. RS0 and RS1 altemate between the bottom and surface sides of the DIMM.

* S0 connects to DCS and S1 connects to CSR on Register1. S1 connects to DCS and S0 connects to CSR on Register 2.

** RESET, PCK7 and PCK7 connect to both Registers. Other signals connect to one of two Registers.

*** A13-15, BA2 have the optional pull down resistors(100K ohms), which is not indicated here.

**** For Raw Card AJ, post register A14, A15 are not connected to the SDRAMs.

Rev. 0.2 / May. 2008

▷