HYMP112P72CP8L-C4 Datasheet, PDF (7/27 Pages) Hynix Semiconductor – 240pin DDR2 VLP Registered DIMMs

1240pin DDR2 VLP Registered DIMMs
FUNCTIONAL BLOCK DIAGRAM
2GB(256Mbx72) : HYMP125P72CP4L
VSS
RS0
DQS0
DQS0
DQ0
DQ1
DQ2
DQ3
DQS1
DQS1
DQ8
DQ9
DQ10
DQ11
DQS2
DQS2
DQ16
DQ17
DQ18
DQ19
DQS3
DQS3
DQ24
DQ25
DQ26
DQ27
DQS4
DQS4
DQ32
DQ33
DQ34
DQ35
DQS5
DQS5
DQ40
DQ41
DQ42
DQ43
DQS6
DQS6
DQ48
DQ49
DQ50
DQ51
DQS7
DQS7
DQ56
DQ57
DQ58
DQ59
DQS8
DQS8
CB0
CB1
CB2
CB3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D0
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D1
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D2
I/O 3
DM
I/O 0
I/O 1
I/O 2
I/O 3
/CS DQS
D3
/DQS
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D4
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D5
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D6
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D7
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D8
I/O 3
DQS9
DQS9
DQ4
DQ5
DQ6
DQ7
DQS10
DQS10
DQ12
DQ13
DQ14
DQ15
DQS11
DQS11
DQ20
DQ21
DQ22
DQ23
DQS12
DQS12
DQ28
DQ29
DQ30
DQ31
DQS13
DQS13
DQ36
DQ37
DQ38
DQ39
DQS14
DQS14
DQ44
DQ45
DQ46
DQ47
DQS15
DQS15
DQ52
DQ53
DQ54
DQ55
DQS16
DQS16
DQ60
DQ61
DQ62
DQ63
DQS17
DQS17
CB4
CB5
CB6
CB7
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D9
I/O 3
DM
I/O 0
I/O 1
I/O 2
I/O 3
CS DQS DQS
D10
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D11
I/O 3
DM
I/O 0
I/O 1
I/O 2
I/O 3
/CS DQS
D12
/DQS
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D13
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D14
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D15
I/O 3
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D16
I/O 3
Serial PD
SCL SCL
SDA SDA
WP A0 A1 A2
SA0 SA1 SA2
V_DD SPD
VDD/VDDQ
VREF
VSS
Serial PD
D0–D17
D0–D17
D0–D17
CK0
CK0
RESET
P
PCK0 - PCK6, PCK8, PKC9 ª CK: SDRAMs D0-D17
L
PCK0 - PCK6, PCK8, PCK9 ª CK: SDRAMs D0-D17
L
PCK7 ª CK: Register
OE ^{PCK7 ª CK: Resgister}
Note:
1.DQ-to-I/O wiring may be changed within a byte.
2.Unless otherwise noted, resistor values are 22 Ohms +/-5%.
* S0 connects to DCS or Register A and CSR of Register B.
CSR of Register A and DCS of Register B connects to VDD.
** RESET, PCK7 and PCK7 connects to both Registers.
Other signals connects to one of two Registers.
Raw Card V has only one register.
*** A13-A15, BA2 have the optional pull down resistors
(100K ohms), which is not indicated here.
**** For /raw /card U0 and V, post register A14, A15 and BA2
are not connected to the SDRAMs.
And for Raw Care U1, post register A14 and A15 are not
connected to the SDRAMs.
The resistors on Par_In, A13, A14, A15, BA2 and the signal line of Err_Out
refer to the section:
“Register Options for unused Address inputs”
DM CS DQS DQS
I/O 0
I/O 1
I/O 2
D17
I/O 3
S0*
BA0-BA2***
1:2 ^{RS0 -> CS: SRAMSs D0-D17}
R ^{RBA0-RBA2->BA0-BA2: SDRAMs D0-D17****}
Signals for Address and Command Parity Function (Raw Card H, U)
A0-A15***
RAS
CAS
WE
CKE0
E RA0- RA15->A0-A15: SDRAMs D0-D17****
Register A
G _{RRAS-> RAS: SDRAMs D0-D177}
Vss
C0
VDD
I
VDD
C1
VDD
S ^{RCAS ->CAS: SDRAMs D0-D17}
T _{RWE-> WE: SDRAMs D0-D17}
E
PAR_IN
PAR_IN
100K ohms
PRO
QERR
R ^{ROKE0-> CKE: SDRAMs D0-D17}
C0
C1
PAR_IN
Register B
PRO
QERR
Err_Out
ODT0
RODT0-> ODT0: SDRAMs D0-D17
RESET**
RST
For R/C U, 0 ohm resistor is placed at the end of Err_Out just before the edge connector and is
not populated for the non-parity card.
PCK7**
PCK7**
Rev. 0.2 / May. 2008