MB85RS1MT Datasheet, PDF (19/36 Pages) Fujitsu Component Limited. – 1M (128 K × 8) ビットSPI

MB85RS1MT
・ ラッチアップ (C-V 法 )
VIN
保護抵抗
A
1 2 供試端子 ^VDD
SW
+
DUT
V
C
-
200pF
VSS
基準端子
VDD
( 最大定格 )
( 注意事項 ) SW を約 2 秒間隔で 1 ～ 2 に交互に切り換え , 電圧を印加します。
これを 1 回とし , 5 回行います。
ただし , 5 回までにラッチアップ現象が発生した場合は , 直ちに試験を中止します。
■ リフロー条件および保管期限
JEDEC 条件 , Moisture Sensitivity Level ３ (IPC / JEDEC J-STD-020D)。
■ 含有規制化学物質対応
本製品は、REACH 規則、EU RoHS 指令、中国 RoHS に準拠しております。
尚、本製品における含有規制化学物質対応の詳細は，次のリンク先をご確認ください。
http://jp.fujitsu.com/microelectronics/environment/products/
DS501-00022-2v0-J
19